东南大学FPGA实验指南：组合与时序逻辑设计实战

本电子系统设计实验指导书针对FPGA技术展开，主要针对东南大学电子科学与工程学院的学生，旨在通过实践学习和理解FPGA的设计和应用。实验内容包括四个部分： 1. 组合逻辑电路设计（一）：此部分让学生熟悉ISE 14.6编译环境，掌握Verilog HDL语言的基本编程流程，如输入源程序、编译、模拟仿真以及程序下载。学生需要实现简单门电路，如与非门、或非门等，并进行仿真和下载验证，以理解它们的工作原理和逻辑表达。 2. 组合逻辑电路设计（二）：进一步深化对门电路的理解，可能涉及更复杂的逻辑结构，如三态门电路，同样要求通过编程和实际验证来增强理论知识。 3. 时序逻辑电路设计（一）：进入时序逻辑领域，实验目标包括理解时序电路的设计原则，如触发器和计数器的实现，以及如何确保时序一致性。 4. 状态机设计：这一部分将理论应用于实际，通过构建状态机模型，使学生掌握状态转移和控制逻辑的实现，培养他们设计复杂系统的能力。 在整个实验过程中，强调了安全使用规范，如正确使用电源、保护电路免受静电干扰、注意液晶显示器件的操作、以及保持电路板整洁等，以确保实验过程的安全和实验结果的准确性。 通过这些实验，学生不仅可以提升FPGA设计技能，还能培养电路分析、逻辑设计和系统集成的能力，为后续深入研究和实际工程应用打下坚实基础。