0.13μm CMOS工艺下，高线性度数字广播下变频器设计

本文档主要探讨了"用于数字广播系统的一种高线性度下变频器"的研究，发表在2014年12月的《半导体学报》第35卷第12期。作者李松亭、李建成、谷晓忱、王宏义和庄钊文来自国防科技大学电子科学与工程学院，他们采用0.13微米CMOS工艺实现了一个小型化设计，其核心面积仅为0.1平方毫米。 该下变频器的设计着重于提升线性性能，通过电流模式策略来避免电压波动对线性度的影响。这一方法有助于减少非线性失真，确保接收信号的质量。为了进一步提高线性和带宽特性，设计中采用了被动CMOS开关对，这有助于改进偶数阶线性，提供低输入阻抗，使得系统能处理更宽的频率范围。 此外，设计师引入了一种电流模式的萨立-基低通滤波器，它在抑制带外干扰的同时，继续保持低输入阻抗。这种滤波器对于保持信号的纯净度至关重要。为了精确校准直流偏置，还引入了数字化辅助技术，显著改善了下变频器的二次谐波失真。 整个设计的亮点在于，尽管在有限的芯片面积内实现了高性能，下变频器仍能够达到40分贝的增益，并具有良好的动态范围，这对于数字广播系统接收设备来说，意味着更高的接收稳定性和可靠性。这项研究成果对于提高数字广播系统的接收质量以及推动CMOS技术在无线通信领域的应用具有重要意义。