Verilog实现的带闹钟功能电子表设计与代码解析

//一共有4个按键，mode按键，add按键，next按键，set按键，
//一共有3中mode，显示当前时间，设置当前时间，设置闹钟时间
//在设置当前时间和设置闹钟时间模式下，按下add按键可以使对应的数字+1，按下next按键可切换设置时，分，秒 ，按下set按键，可以设置当前时间或设
//置闹钟
module timer(
   ledcom,
   ledg,
   clkin,
   btnmode,
   btnadd,
   btnset,
   btnnext,
   ledset,
   ledmode
);
input clkin,btnmode,btnadd,btnset,btnnext;  //clkin-20MHZ时钟输入
output [5:0] ledcom;          //数码管选通信号
output [7:0] ledg;     //数码管输出信号
output [2:0] ledmode;                       //3个led用于显示当前mode状态
output ledset;     //设置定时标志
reg [5:0] ledcom;     
reg [7:0] ledg;
reg [2:0] ledmode;
reg [23:0] tempsec;     //用于分频，产生1HZ信号
reg [10:0] tempdis;     //用于分频，显示用
reg [19:0] tempt;                           //用于分频，按键消抖用
reg [1:0] mode,position;     //mode用于保存当前的模式（包括显示模式，设置时间模式，设置闹钟模式）
    //position保存当前设置位置（时，分，秒）
reg [7:0] dishour,disminute,dissecond,hour,minute,second;  //dis_当前显示的数据， hour..当前时间
reg [7:0] ahour,aminute,asecond,shour,sminute,ssecond;     //a_设置的时间，s_闹钟的时间

reg [3:0] oldkey,key;    //用于消抖
wire [3:0] keyctrl=oldkey&(~key);      //keyctrl[3:0]分别表示{btnmode,btnadd,btnset,btnnext}
reg clksec,Isset;              //clksec为1HZ时钟，Isset为是否设置了闹钟标志
assign ledset=Isset;
always @(posedge clkin) begin
   tempsec<=tempsec+1'b1;
    if(tempsec==24'd10000000) begin //产生1HZ时钟
tempsec<=0;
clksec<=~clksec;
end

     tempt<=tempt+1'b1; //用于消抖
       if(tempt==20'd400000) begin
tempt<=0;
       key<={btnmode,btnadd,btnset,btnnext};
end
     oldkey<=key;
   
      case(mode)
    2'd0: begin dishour<=dataout(hour); disminute<=dataout(minute);dissecond<=dataout(second);end
    2'd1: begin dishour<=dataout(ahour); disminute<=dataout(aminute);dissecond<=dataout(asecond);end
    2'd2: begin dishour<=dataout(shour); disminute<=dataout(sminute);dissecond<=dataout(ssecond);end
    default: begin dishour<=0; disminute<=0 ;dissecond<=0; end
   endcase
    tempdis<=tempdis+1'b1; //用于显示
    case(tempdis[7:5]) 
    3'd0: begin ledcom<=6'h3e; display(dissecond[3:0],ledg); end
    3'd1: begin ledcom<=6'h3d; display(dissecond[7:4],ledg); end
    3'd2: begin ledcom<=6'h3b; display(disminute[3:0],ledg); end
    3'd3: begin ledcom<=6'h37; display(disminute[7:4],ledg); end