VLSI测试方法与可测性设计：电路到系统的分析与实践

"这篇资料涉及的是集成电路（IC）领域，特别是关于VLSI（超大规模集成电路）的测试方法学和可测性设计。文中提到了开路电流与偏压和温度的关系，以及20世纪90年代中期以前的缺陷芯片电流分析与现代无故障电流IDDQ分析的转变。在IDDQ测试中，为了控制截止电流，提出了衬底反偏、器件冷却、使用双阈值器件和分块测试等策略。同时，提到了几篇相关的文献，涵盖了从早期的Nanwatt逻辑到CMOS设备的故障模型和测试技术。此外，还介绍了作者雷绍充等人编写的教材，该教材深入讲解了VLSI的测试理论、数字电路的测试生成、内建自测试原理以及可测性设计方法等，适用于集成电路设计、制造、测试领域的专业人士和高校学生学习。" 在VLSI测试方法学中，开路电流与偏压和温度有着密切的关系。这种关系体现在当偏压增大时，器件的阈值电压可能会上升，导致静态电流减小。同时，降低温度也能提高阈值电压，从而减少漏电流的影响。IDDQ（无故障电流）分析成为了现代IC测试的重点，因为它可以帮助确定正常的电流上限，以便在测试中进行比较。为了适应工艺发展，采取了如下的策略： 1. 在测试时使衬底反偏，可以提高器件的阈值电压，进而降低静态电流。 2. 测试过程中冷却器件，降低温度可以使阈值电压随电源电压升高，进一步减少漏电流。 3. 设计双阈值器件，利用不同的阈值电压针对不同性能需求，如高速逻辑部分使用低阈值元件，低速部分使用高阈值元件。 4. 将设计划分为多个部分，分别进行独立的IDDQ测试，以实现更精确的分析。 另一方面，雷绍充等人的著作详细阐述了VLSI测试方法学和可测性设计的各个方面，包括基本概念、理论，数字电路的描述和模拟，以及组合电路和时序电路的测试生成技术。书中还涵盖了IDDQ测试、随机和伪随机测试、内建自测试、数据压缩结构和可测性设计在专用电路、内存和系统级芯片（SoC）中的应用。这些内容对于理解集成电路设计、制造、测试的全过程至关重要，同时也为专业人员提供了深入学习和交流的资源。