MIPS单周期CPU设计：实验构建与指令支持

本篇文档是关于MIPS处理器设计实验1.31，旨在通过工程化方法构建一个32位MIPS CPU单周期处理器，目标是让学生深入理解运算器、存储器、数据通路以及硬布线控制器的设计原理，并为后续的整机实验和课程设计打下基础。实验内容主要包括以下几个方面： 1. 实验目的：通过构建运算器、寄存器文件、存储系统等基础组件，以及Logisim中的其他功能部件，设计一个支持基础和扩展指令集的CPU。基础指令集包含加法等操作，扩展指令集包括C类运算指令（如SUB, AND, OR）、M类存储指令和B类分支指令。每个学生根据分配的任务编号选择相应的指令实现。 2. 实验内容：学生需构建一个能处理4位数据的任务编号对应的指令，如CCMB指令。CPU需能运行教师提供的标准测试程序，程序存储在Logisim的ROM模块中，区分指令存储器和数据存储器。此外，需要实现PC（程序计数器）的逻辑，以及ALU、寄存器文件、PC加4的逻辑，以及指令内存（使用ROM而非RAM，以方便镜像加载和重启时保持数据）。 3. 实验步骤： - 使用简单迭代法，首先实现PC加1的基本逻辑。 - 利用已构建的模块构建单周期CPU，初期仅能进行加法运算，后续逐步增加更多指令支持，如SUB、AND、OR等，可能需要调整ALU的控制逻辑。 - 实现零扩展和符号扩展功能，以便处理立即数运算。 - 最终目标是设计出一个通用的扩展器，能够兼容各种类型的指令执行。 在整个实验过程中，学生将不断深化对CPU内部结构和指令集的理解，提升硬件设计和编程能力。通过实践，他们将学会如何将理论知识转化为实际操作，并能在设计过程中解决实际问题，为后续的项目工作打下坚实基础。