基于FPGA的出租车计费系统设计与程序实现

出租车计费系统是一个基于系统程序设计的工程项目，它旨在利用现代硬件如Altera公司的Cyclone II系列芯片EPC2C35F672C6以及Quartus II集成开发环境和Verilog HDL语言进行设计。此项目采用自底向上的设计方法，将系统划分为多个关键功能模块，包括： 1. 分频模块（frq_div）: 该模块接收50MHz的时钟信号，并通过分频处理将其转换为1kHz频率，这对于保持计费系统的精确性至关重要。 2. 行程计费模块（dis_counter）: 负责计算行驶里程并输出费用，是整个系统的核心部分，它根据设定的计价规则实时更新计费信息。 3. 等待计费模块（wt_counter）: 计算乘客在等待期间的费用，这有助于精确评估服务成本。 4. 编码译码模块（encode）: 用于BCD码（Binary Coded Decimal）的异步编码和解码，确保数字信号与显示设备的兼容性。 5. 数码管译码模块（scan_led）: 将编码后的数字信号转换为可视的数码管显示，方便乘客查看费用和其他信息。 在整个设计过程中，项目团队成员刘朋、张马龙和王俊伟共同完成了这个系统的设计任务，涵盖了从系统总体设计、原理图和框图、功能模块设计到硬件电路实现和软件编程的全过程。他们充分利用了FPGA的优势，如高灵活性、低成本和快速更新能力，以提升出租车计费器的性能和用户体验。 设计背景表明，传统出租车计费器主要依赖单片机，虽然成本低，但存在产品更新周期长、计费方式不便调整等问题。而基于FPGA的解决方案则能够解决这些问题，提供更高效、灵活的计费系统。 通过这次课程设计，学生们不仅掌握了Verilog HDL语言的运用，还了解了如何将理论知识应用于实际项目，锻炼了系统集成和调试的能力。同时，项目的实施也展示了现代电子技术在出租车行业计费系统中的应用前景。