解读LPDDR5x JESD209-5B中文版：低功耗内存标准详解

1星需积分: 50 151 浏览量更新于2024-06-28 11 收藏 33.8MB PDF 举报

LPDDR5x (JESD209-5B)是JEDEC (固态技术协会)于2021年6月发布的一项关键内存标准，它是对JESD209-5A的修订版本，专注于低功耗双倍数据速率5 (LPDDR5)的性能提升。该标准详细规定了LPDDR5和LPDDR5X内存芯片的设计和操作规范，旨在消除制造商和消费者之间的误解，确保产品的互换性和改进产品质量。 1. **范围和概述** - 标准覆盖了LPDDR5和LPDDR5X技术的基本特性，包括功能描述、引脚定义、架构配置和寻址方式，以支持高性能和低功耗的应用场景。 2. **关键特性** - LPDDR5x强调了高带宽、低能耗和高速数据传输能力，这对于移动设备和数据中心中的内存优化至关重要。 3. **架构设计** - 2.2.3部分详细阐述了银行配置，如4 Banks/4Bank组配置、8 Banks和16 Banks模式，这些配置允许灵活的内存容量和并行访问。 - 地址转换表用于管理不同内存模块之间的数据传输，确保高效的数据流。 4. **操作机制** - 包括焊盘定义和说明，以及突发操作，这些对于理解内存控制器如何与内存模块交互至关重要。 - 银行架构转型是指内存系统在不同工作模式下的动态调整，以适应不同的应用需求。 5. **法律责任声明** - JESD209-5B标准明确指出，JEDEC不对专利持有者承担责任，使用者应自行评估潜在的专利问题，并且只有完全符合标准要求的产品才能声称符合标准。 6. **版权和许可** - 该文件可以免费下载，但JEDEC保留版权，下载者需同意不以营利为目的使用或转售。购买和价格咨询需通过JEDEC官方途径进行。 7. **咨询和反馈** - 用户应通过JEDEC提供的联系方式提交与标准相关的查询、评论和建议，以确保标准的持续更新和完善。 LPDDR5x (JESD209-5B)标准为工程师和制造商提供了构建高性能、低功耗内存系统的技术指南，它对内存的性能、功耗管理和接口设计有着深远影响。了解并遵循这个标准是实现现代电子产品快速数据处理和高效能的关键。

JEDEC 标准编号 209-5B

xvi

图 234 — 温度传感器时序 ................................................................................................................. 404

图 235 — 间隔振荡器 offset_temp ................................................................................................. 408

图 236 — 间隔振荡器 offset_volt ................................................................................................. 408

图 237 — WCK2DQI 间隔振荡器被 MPC 命令停止的情况 ............................................................... 411

图 238 — 如果 WCK2DQI 间隔振荡器被间隔定时器停止 ............................................................... 411

图 239 — WCK2DQO 间隔振荡器被 MPC 命令停止的情况 ............................................................... 412

图 240 — 如果 WCK2DQO 间隔振荡器被间隔定时器停止 ............................................................... 412

图 241 — WCK2DQI/WCK2DQO 间隔振荡器启动/停止命令约束时序 ............................................... 413

图 242 — DVFSC 高 (VDD2H) 到低 (VDD2L) 转换 ......................................................................... 415

图 243 — DVFSC 低 (VDD2L) 到高 (VDD2H) 转换 ......................................................................... 415

图 244 — DVFSC 框图示例 ................................................................................................................. 416

图 245 —DVFSQ 高 (VDDQ) 到低转换流程图 ................................................................................... 417

图 246 — DVFSQ 高 (VDDQ) 到低转换时序 ..................................................................................... 417

图 247 — 不带 VRCG 的 DVFSQ 低 (VDDQ) 到高 (VDDQ) 转换流程图 ....................................... 418

图 248 — VddQ 斜坡期间无 VRCG 的 DVFSQ 低 (VDDQ) 到高转换时序 ..................................... 419

图 249 — 带 VRCG 的 DVFSQ 低 (VDDQ) 到高 (VDDQ) 转换流程图 ........................................... 420

图 250 — 使用 VRCG 的 DVFSQ 低 (VDDQ) 到高转换 ................................................................... 420

图 251 - BL32 中的数据复制粒度和参考数据配置 ......................................................................... 421

图 252 — 写入数据复制功能时序图示例 ......................................................................................... 423

图 253 — 读取数据复制功能时序图示例 ......................................................................................... 425

图 254 — 同步关闭时的写 X 时序：BG 模式，CKR（WCK 与 CK）= 4:1，BL=16 ...................... 427

图 255 — 同步关闭时的连续写入和写入 X 时序：BG 模式，CKR（WCK 与

CK) = 4:1, 基线 = 16 ............................................................................................... 427

图 256 — 同步时的连续写入和写入 X 时序：BG 模式，CKR（WCK 与

CK) = 4:1, 基线 = 16 ............................................................................................... 428

图 257 — 同步状态下写 w/write X 发布时序 ............................................................................... 428

图 258 — WCK2CK 同步状态过期后的 CAS_WRX 命令时序 ............................................................. 429

图 259 — 保护键时序图 ..................................................................................................................... 431

图 260 — PPR 时序 ............................................................................................................................. 432

图 261 — DFE 预驱动要求 ................................................................................................................. 440

图 262 — 每引脚 DFE 预驱动要求 ................................................................................................... 441

图 263 — DQ 位的 DFE 数量示例 ..................................................................................................... 442

图 264 - 显示链接 ECC 传输的写命令 ............................................................................................. 443

图 265 - 显示链路 ECC 传输的读取命令 ......................................................................................... 444

图 266 — 存储器写操作的数据流 ..................................................................................................... 447

图 267 — 内存读取操作的数据流 ..................................................................................................... 448

图 268 — CK、WCK 和 RDQS 之间的时序关系 ................................................................................. 451

图 269 — SE 到差分 CK 和写入 DQS -FSP 的切换时序 ............................................................... 452

图 270 — 差分到 SE CK 和写入 DQS -FSP 切换时序 ................................................................... 453

图 271 — VRCG 状态变为高电流模式：单端时钟情况 ................................................................... 454

图 272 — VRCG 状态变为高电流模式：差分时钟情况 ................................................................... 454

图 273

—

增强型 WCK 始终开启模式时序示例

..........................................................................................

457

图 274 — BL/n、BL/n_min 的写入时序图（BG 模式，CKR=4:1，BL32）示例

和 BL/n_max ................................................................................................................. 460

图 275 — 直流电压范围 ..................................................................................................................... 504

图 276 — 允许范围内的 VDDQ 容差定义 ......................................................................................... 504

图 277 — DRAM 封装焊球处系统的 Zprofile Z(f)（没有 DRAM 组件） ................................... 505

图 278 — 简化的 Z(f) 系统电气模型和行为 PDN 电气负载模型的频率响应，每个电压域每个

通道没有 DRAM 组件。 506

图 279 — 过冲和下冲定义 ................................................................................................................. 510

图 280 — CK 差分输入电压 ............................................................................................................... 510

图 281 - 差分时钟峰值电压的定义 ................................................................................................... 511

图 282 — 时钟单端输入电压 ............................................................................................................. 512

图 283 — CK_t、CK_c 的差分输入转换率定义 ............................................................................... 513

图 284 — CK_t、CK_c 的差分输入转换率定义 ............................................................................... 514

图 285 — WCK 差分输入电压 ............................................................................................................. 515

图 286 — 差分 WCK 峰值电压的定义 ............................................................................................... 516

JEDEC 标准编号 209-5B

xvii

图 287 — WCK 单端输入电压 ............................................................................................................. 517

图 288 — WCK_t、WCK_c 的差分输入转换率定义 ........................................................................... 518

图 289 — Vix 定义 (WCK) ................................................................................................................. 519

图 290 — 单端输出转换率定义 ......................................................................................................... 520

图 291 — 差分输出转换率定义 ......................................................................................................... 521

图 292 - 用于时序的驱动器输出参考负载 ....................................................................................... 522

图 293 — 单端模式 WCK 输入电压 ................................................................................................... 523

图 294 — 单端模式 WCK 脉冲 ........................................................................................................... 523

图 295 — 单端模式 CK 输入电压 ..................................................................................................... 524

图 296 — 单端模式 CK 脉冲 ............................................................................................................. 525

图 297 — 用于计算转换和终点的 tLZ(RDQS) 方法 ....................................................................... 526

图 298 — 用于计算转换和终点的 tHZ(RDQS) 方法 ....................................................................... 527

图 299 — 用于计算转换和终点的 tLZ(DQ) 方法 ........................................................................... 528

图 300 — 用于计算转换和终点的 tHZ(DQ) 方法 ........................................................................... 529

图 301 — N-UI DQ 到 RDQS 输出时序定义 ..................................................................................... 555

图 302 — 每个引脚眼宽的 tQW 示例以及 tDQSQ(pin) 和 tQH(pin) 的关系

跨字节组 ....................................................................................................................... 556

图 303 — 引脚 DQx 的读取突发示例，描绘了相对于 RDQS 边沿的位 0 和 5

对于 0 UI 不匹配 ....................................................................................................... 557

图 304 — 引脚 DQx 的读取突发示例，描绘了相对于 RDQS 边沿的位 0 和 5

对于 3 UI 不匹配 ....................................................................................................... 557

图 305 — 同步模式 CS Rx 掩码定义 ............................................................................................... 559

图 306 — 同步模式 CS Rx 单脉冲定义 ........................................................................................... 559

图 307 — DRAM 引脚上的同步模式 CS 时序 ................................................................................... 560

图 308 — 掉电退出时的异步模式 ViHPD 和 ViLPD ....................................................................... 560

图 309 — CA Rx Mask 定义 ............................................................................................................... 562

图 310 — CA Rx 单脉冲定义 ............................................................................................................. 562

图 311 — DRAM 引脚上的 CA 时序 ................................................................................................... 563

图 312 — CK_t 上升沿 CA 掩码 ....................................................................................................... 565

图 313 — CK_t 下降沿 CA 掩码 ....................................................................................................... 565

图 314 — DQ、DMI、奇偶校验和 DBI Rx 掩码定义 ....................................................................... 566

图 315 — DQ 到 WCK tWCK2DQI 和 tDQ2DQ 在 DRAM 引脚参考的时序

从内部闩锁 ................................................................................................................... 566

图 316 — DQ、DMI、奇偶校验和 DBI Rx 单脉冲定义 ................................................................... 567

图 317 — LPDDR5X DQ 单输入脉冲定义 ........................................................................................... 569

图 318 — 单通道双列包的列分配示例 ............................................................................................. 573

图 319 — 单通道双列包的列分配示例 ............................................................................................. 581

JEDEC 标准编号 209-5B 
xviii 
 
 
表 
表 1 — 焊盘定义和说明 ......................................................................................................................... 3 
表 2 — 禁用链路保护的引脚每字节信号列表/说明 ........................................................................... 4 
表 3 — 启用链路保护的引脚每字节信号列表/说明 ........................................................................... 4 
表 4 
—
 LPDDR5 地址转换表
 ............................................................................................................................... 
8 
表 5 — LPDDR5X 地址转换表 ................................................................................................................. 8 
表 6 — BG 模式的 LPDDR5 SDRAM x16 模式寻址（4 组/4 组） ................................................... 14 
表 7 — BG 模式的 LPDDR5 SDRAM x8 模式寻址 ............................................................................... 15 
表 8 — 8B 模式的 LPDDR5 SDRAM x16 模式寻址（不适用于 LPDDR5X S内存） .......................... 16 
表 9 — 8B 模式的 LPDDR5 SDRAM x8 模式寻址（不适用于 LPDDR5X S内存） ............................ 17 
表 10 — 16B 模式的 LPDDR5 SDRAM x16 模式寻址 ......................................................................... 18 
表 11 — 16B 模式的 LPDDR5 SDRAM x8 模式寻址 ............................................................................. 19 
表 12 — LPDDR5 速度等级 ................................................................................................................... 20 
表 13 — LPDDR5X 速度等级 ................................................................................................................. 21 
表 14 — READ 的突发序列（8bank 模式）（不适用于 LPDDR5X SDRAM） ................................... 22 
表 15 — READ 的突发序列（4bank/4Bank 组模式或 16Bank 模式） ........................................... 22 
表 16 — 写入的突发序列 ..................................................................................................................... 22 
表 17 — 示例时钟和接口信号频率关系 ............................................................................................. 25 
表 18 — MRS 默认设置 ......................................................................................................................... 26 
表 19 — 电压斜坡条件 ......................................................................................................................... 26 
表 20 — 初始化时序参数 ..................................................................................................................... 29 
表 21 — 复位时序参数 ......................................................................................................................... 31 
表 22 — 电源条件 ................................................................................................................................. 31 
表 23 — 电源条件 ................................................................................................................................. 31 
表 24 — ZQ 校准时序参数 ................................................................................................................... 39 
表 25 — MR16 OP[3:2] 设置与物理寄存器号之间的关系 ............................................................... 47 
表 26 — MR16 OP[1:0] 设置与物理寄存器号之间的关系 ............................................................... 47 
表 27 
—
 CA 输入引脚和 DQ 输出引脚的映射
 .............................................................................................. 
49 
表 28 
—
 命令总线训练 AC 时序表
 ................................................................................................................ 
55 
表 29 — MR12 OP 代码和 DQ 编号的映射 ......................................................................................... 63 
表 30 
—
 CA 输入引脚和 DQ 输出引脚的映射
 .............................................................................................. 
63 
表 31 
—
 命令总线训练 AC 时序表
 ................................................................................................................ 
70 
表 32 — WCK2CK 调平时序参数 ........................................................................................................... 79 
表 33 — 占空比调节器范围 ................................................................................................................. 81 
表 34 — 读取 DCA 范围 ....................................................................................................................... 84 
表 35 — DCM 输出示例 ......................................................................................................................... 87 
表 36 - 占空比监控时序 ....................................................................................................................... 87 
表 37 — X16 模式下的反转掩码或输出数据 fix0 分配 ................................................................. 89 
表 38 — X8 模式下的反转掩码或输出数据 fix0 分配 ................................................................... 89 
表 39 — 读取 DQ 校准位排序、反转、DQ 的输出数据 fix0 示例 ............................................... 92 
表 40 — 读取 DQ 校准位排序、反转、DMI 的输出数据 fix0 示例 ............................................. 92 
表 41 — DMI 输出行为和读取 DQ 校准的读取延迟。命令 ............................................................. 94 
表 42 — MR 设置与 RDC 命令的 DMI 行为之间的关系 ................................................................... 94 
表 43 — MR 设置和 FIFO 行为之间的关系 ....................................................................................... 97 
表 44 — 写 FIFO 命令的 DMI、RDQS_t/奇偶校验输入行为 ........................................................... 98 
表 45 — 读取 FIFO 命令的 DMI 输出行为和读取延迟 ................................................................... 99 
表 46 — MR 设置与 RFF 和 RDC 命令的 DMI 行为之间的关系 ..................................................... 99 
表 47 — RDQS 切换模式期间禁止更改的 MR# 和操作数 ............................................................... 108 
表 48 — 增强型 RDQS 期间禁止更改的 MR# 和操作数 
训练模式 ............................................................................................................. 111 
表 49 — 增强型 RQDS 训练模式进入和退出时间 ........................................................................... 113 
表 50 — RDQS_t、输入数据和写入单元的数据之间的关系 ........................................................... 114 
表 51——基于读/写的 RDQS_t 训练模式进入和退出时序 ............................................................. 115 
表 52 — MR 设置与基于读/写的 WCK-RDQS_t 训练之间的关系 ................................................... 115 
表 53 — 基于读/写的 WCK-RDQS_t 训练的 DMI、RDQS_t/奇偶校验输入行为............................ 116 
表 54 — 基于读/写的 WCK-RDQS_t 训练的 DMI 行为和读取延迟 ............................................... 116 

JEDEC 标准编号 209-5B

xix

表 55 — Rx 偏移校准训练时间参数 ................................................................................................. 117

表 56 — LPDDR5 SDRAM 中的模式寄存器分配 (MR8 OP[1:0]=00B) ............................................. 123

表 57 — LPDDR5X SDRAM 中的模式寄存器分配 (MR8 OP[1:0]=01B) ........................................... 126

表 58 — MR0 寄存器信息（MA [6:0] = 00H） ............................................................................... 130

表 59——MR0 定义 ............................................................................................................................... 130

表 60 — MR1 寄存器信息 (MA[5:0] = 01H) ................................................................................... 131

表 61——MR1 定义 ............................................................................................................................... 131

表 62 — MR2 寄存器信息（MA [6:0] = 02H） ............................................................................... 133

表 63 — MR2 寄存器定义 ................................................................................................................... 133

表 64 — nWR 延迟 ............................................................................................................................... 136

表 65 — MR3 寄存器信息 (MA[7:0] = 03H) ................................................................................... 137

表 66 — MR3 定义 ............................................................................................................................... 137

表 67 — MR4 寄存器信息 (MA[7:0] = 04H) ................................................................................... 138

表 68——MR4 定义 ............................................................................................................................... 138

表 69 — MR5 寄存器信息 (MA[7:0] = 05H) ................................................................................... 139

表 70 — MR5 定义 ............................................................................................................................... 139

表 71 — MR6 寄存器信息 (MA[7:0] = 06H) ................................................................................... 139

表 72 — MR6 定义 ............................................................................................................................... 139

表 73 — MR7 寄存器信息 (MA[7:0] = 07H) ................................................................................... 139

表 74 — MR7 定义 ............................................................................................................................... 139

表 75 — MR8 寄存器信息 (MA[7:0] = 08H) ................................................................................... 140

表 76 — MR8 定义 ............................................................................................................................... 140

表 77 — MR9 寄存器信息 (MA[7:0] = 09H) ................................................................................... 140

表 78 — MR9 定义 ............................................................................................................................... 140

表 79 — MR10 寄存器信息（MA [7:0] = 0AH） ............................................................................. 141

表 80 — MR10 定义 ............................................................................................................................. 141

表 81 — MR11 寄存器信息 (MA[7:0] = 0BH) ................................................................................. 142

表 82 — MR11 定义 ............................................................................................................................. 142

表 83 — MR12 寄存器信息 (MA[5:0] = 0CH) ................................................................................. 143

表 84 — MR12 定义 ............................................................................................................................. 143

表 85 — MR12 VREF(CA) 设置 ........................................................................................................... 144

表 86 — MR13 寄存器信息 (MA[5:0] = 0DH) ................................................................................. 145

表 87 — MR13 定义 ............................................................................................................................. 145

表 88 — MR14 寄存器信息 (MA[7:0] = 0EH) ................................................................................. 146

表 89——MR14 定义 ............................................................................................................................. 146

表 90 — MR14 VREF(DQ[7:0]) 设置 ................................................................................................. 147

表 91 — MR15 寄存器信息 (MA[6:0] = 0FH) ................................................................................. 149

表 92——MR15 定义 ............................................................................................................................. 149

表 93 — OP[6:0] VREF(DQ[15:8]) 设置 ......................................................................................... 150

表 94 — MR16 寄存器信息 (MA[5:0] = 10H) ................................................................................. 152

表 95——MR16 定义 ............................................................................................................................. 152

表 96 — MR17 寄存器信息 (MA[5:0] = 11H) ................................................................................. 153

表 97——MR17 定义 ............................................................................................................................. 153

表 98 — MR18 寄存器信息 (MA[7:0] = 12H) ................................................................................. 154

表 99 — MR18 定义 ............................................................................................................................. 154

表 100 — MR19 寄存器信息 (MA[5:0] = 13H) ............................................................................... 155

表 101——MR19 定义 ........................................................................................................................... 155

表 102 — MR20 寄存器信息 (MA[7:0] = 14H) ............................................................................... 156

表 103——MR20 定义 ........................................................................................................................... 156

表 104 — MR21 寄存器信息 (MA[7:0] = 15H) ............................................................................... 157

表 105——MR21 定义 ........................................................................................................................... 157

表 106 — MR22 寄存器信息 (MA[7:0] = 16H) ............................................................................... 158

表 107——MR22 定义 ........................................................................................................................... 158

表 108 — MR23 寄存器信息 (MA[5:0] = 17H) ............................................................................... 158

表 109——MR23 定义 ........................................................................................................................... 158

表 110 — x16 模式屏蔽段的行地址 ................................................................................................. 158

表 111 — x8 模式屏蔽段的行地址 ................................................................................................... 158

表 112 — MR24 寄存器信息 (MA[5:0]=18H) ................................................................................... 159

JEDEC 标准编号 209-5B

表 113——MR24 定义 ........................................................................................................................... 159

表 114 — MR25 寄存器信息 (MA[7:0] = 19H) ............................................................................... 160

表 115——MR25 定义 ........................................................................................................................... 160

表 116 — MR26 寄存器信息 (MA[7:0] = 1AH) ............................................................................... 161

表 117——MR26 定义 ........................................................................................................................... 161

表 118 — MR27 寄存器信息（MA[7:0] = 1BH） ............................................................................. 162

表 119 — MR27 定义 ........................................................................................................................... 162

表 120 — MR28 寄存器信息 (MA[7:0] = 1CH) ............................................................................... 163

表 121——MR28 定义 ........................................................................................................................... 163

表 122 — MR29 寄存器信息 (MA[7:0] = 1DH) ............................................................................... 164

表 123——MR29 定义 ........................................................................................................................... 164

表 124 — MR30 寄存器信息（MA[5:0] = 1EH） ............................................................................. 165

表 125 — MR30 定义 ........................................................................................................................... 165

表 126 — MR31 寄存器信息 (MA[7:0] = 1FH) ............................................................................... 166

表 127 — MR31 定义 ........................................................................................................................... 166

表 128 — MR31 反转寄存器引脚映射 ............................................................................................... 166

表 129 — MR32 寄存器信息 (MA[7:0] = 20H) ............................................................................... 167

表 130——MR32 定义 ........................................................................................................................... 167

表 131 — MR32 反转寄存器引脚映射 ............................................................................................... 167

表 132 — MR33 寄存器信息 (MA[7:0] = 21H) ............................................................................... 168

表 133 — MR33 定义 ........................................................................................................................... 168

表 134 — MR34 寄存器信息 (MA[7:0] = 22H) ............................................................................... 168

表 135——MR34 定义 ........................................................................................................................... 168

表 136 — MR35 寄存器信息 (MA[7:0] = 23H) ............................................................................... 169

表 137 — MR35 定义 ........................................................................................................................... 169

表 138 — MR36 寄存器信息 (MA[7:0] = 24H) ............................................................................... 169

表 139 — MR36 定义 ........................................................................................................................... 169

表 140 — MR37 寄存器信息 (MA[7:0] = 25H) ............................................................................... 170

表 141 — MR37 定义 ........................................................................................................................... 170

表 142 — MR38 寄存器信息 (MA[7:0] = 26H) ............................................................................... 171

表 143 — MR38 定义 ........................................................................................................................... 171

表 144 — MR39 寄存器信息 (MA[7:0] = 27H) ............................................................................... 171

表 145——MR39 定义 ........................................................................................................................... 171

表 146 — MR40 寄存器信息 (MA[7:0] = 28H) ............................................................................... 172

表 147 — MR40 定义 ........................................................................................................................... 172

表 148 — MR41 寄存器信息 (MA[6:0] = 29H) ............................................................................... 173

表 149——MR41 定义 ........................................................................................................................... 173

表 150 — MR42 寄存器信息 (MA[7:0] = 2AH) ............................................................................... 173

表 151——MR42 定义 ........................................................................................................................... 173

表 152 — MR43 寄存器信息（MA[7:0] = 2BH） ............................................................................. 174

表 153——MR43 定义 ........................................................................................................................... 174

表 154 — MR44 寄存器信息（MA[7:0] = 2CH） ............................................................................. 175

表 155——MR44 定义 ........................................................................................................................... 175

表 156 — MR45 寄存器信息（MA[7:0] = 2DH） ............................................................................. 176

表 157——MR45 定义 ........................................................................................................................... 176

表 158 — 更新 ECC 综合症和错误字节通道 ................................................................................... 177

表 159 — MR46 寄存器信息（MA[5:0] = 2EH） ............................................................................. 177

表 160——MR46 定义 ........................................................................................................................... 177

表 161 — MR47 寄存器信息（MA[7:0] = 2FH） ............................................................................. 177

表 162 — MR47 定义 ........................................................................................................................... 177

表 163 — MR48 寄存器信息 (MA[7:0] = 30H) ............................................................................... 178

表 164 — MR48 定义 ........................................................................................................................... 178

表 165 — MR49 寄存器信息 (MA[7:0] = 31H) ............................................................................... 178

表 166 — MR49 定义 ........................................................................................................................... 178

表 167 — MR50 寄存器信息（MA[7:0] = 32H） ............................................................................. 178

表 168 — MR50 定义 ........................................................................................................................... 178

表 169 — MR51 寄存器信息 (MA[7:0] = 33H) ............................................................................... 178

表 170 — MR51 定义 ........................................................................................................................... 178

剩余620页未读，继续阅读

cf4314

粉丝: 0
资源: 1

解读LPDDR5x JESD209-5B中文版：低功耗内存标准详解

JESD209-5 LPDDR5.pdf.rar

JESD209-5.pdf

JESD209-5 lpddr5.rar

lpddr5x( jesd209-5b)中文版.pdf

jesd209-5 lpddr5.rar网盘

LPDDR4内存技术的JESD209-4B标准相较于JESD209-4A版本有哪些改进和新增特性？

LPDDR4内存技术的JESD209-4B标准有哪些更新点，相对于JESD209-4A版本改进了哪些关键特性？

lpddr4x芯片接口协议jesd209-5

jesd209-4b_low power double data rate 4 (lpddr4) .pdf

jesd209-4b_lpddr4

最新资源