高速时间交错SAR ADC设计：优化代码传输与低干扰策略

本文探讨了高速时间交错子测距（Sub-Ranging）型SAR (Successive Approximation Register) 电压模数转换器（ADC）的设计策略。在高速和中分辨率的应用场景下，作者提出了一种创新的架构，这种架构结合了快速的粗粒度SAR量化器和两个独立但时间交错（Time-Interleaved, TI）的精细SAR ADC通道。这种设计旨在提高数据转换速度，同时保持性能的精确性。 核心亮点是采用了先浮后写（Float-and-Write）的代码传输技术。这种技术优化了代码传输顺序，通过调整操作流程，降低了参考干扰，从而提升了整体系统的稳定性和效率。编码策略的优化不仅影响了信号的转化过程，也直接影响了输出阻抗和参考噪声水平，这对于确保ADC的线性性能至关重要。 文章深入研究了两种不同情况下的代码传输方案：单通道和时间交错模式。在比较中，作者揭示了这些优化方案相对于传统逐位参考生成方法的优势，尤其是在降低参考输出阻抗和减少参考干扰方面。此外，文章还特别关注了TI通道内部及与子ADC之间的失配问题，这在高速ADC设计中是一个关键的挑战，需要精确控制以避免性能下降。 通过实验验证，该10位SAR ADC在65纳米CMOS工艺下，能在1.2V供电下实现每秒700 MS/s的高数据转换速率，占用的有效面积仅为0.084平方毫米。在这样的高性能下，电路实现了出色的信噪比（SNR）和失真比（DR），达到53.3 dB。此外，计算得出的Walden品质因数（Power Efficiency per Conversion Step, PEPCS）达到了36 fJ/转换步长，显示出极高的能源效率。 这篇文章提供了关于高速时间交错子测距SAR ADC设计的关键技术细节，包括代码传输策略的选择、性能优化方法以及实际应用中的关键参数评估，对于从事高性能ADC设计的研究人员和工程师具有重要的参考价值。