突破传统：新型MOSFET提升功率CMOS器件效能策略

非传统MOSFET方案在提高功率CMOS器件功效方面的研究是当前半导体行业的重要议题。自三十多年前主流的本体硅（bulk silicon）MOSFET工艺诞生以来，缩小晶体管尺寸一直是提升密度和性能的关键手段。随着技术节点的进步，90nm工艺已经成为了常态，但随着深度纳米化，传统晶体管在漏电控制和性能优化上面临着严峻挑战。 在传统CMOS工艺的局限性中，特别是在超过32nm的技术节点，为了应对功率性能的挑战，研究人员开始探索创新材料和结构，如金属/高K栅堆叠、新型应变硅以及多栅器件等。这些新型技术试图打破晶体管发展的瓶颈，实现跳跃式的发展，从而在保持成本的同时，提升速度和内存容量。 然而，单纯增加晶体管密度并不能解决功耗问题。动态功率，即由器件电容、电源电压和开关频率决定的功率损耗，随着晶体管数量的增长而显著增加。同时，漏电电流也是一个关键因素，即使晶体管处于关闭状态，也会消耗能源，这就是待机功耗。随着集成度的提高，功耗管理成为整个系统设计和制造过程中的核心任务。 短沟道效应是另一个重要因素，由于工艺限制，源/漏结点和门栅电介质的改进并未同步跟上缩小的沟道尺寸。这导致了短沟道静态效应的减弱，特别是在亚阈值模式下，门栅对源-漏的漏电影响减小，从而增加了亚阈值漏电。这种现象通过门限电压的降低得以体现，如图1所示的三种器件电荷分配情况。 为了克服传统MOSFET的局限，业界正在寻求非传统解决方案，通过新材料、新结构以及优化工艺来降低功耗，同时保持或提升器件性能。这是一个持续的科研挑战，涉及到整个产业链的合作，以实现半导体器件在更高密度和更低功耗下的高效运作。