STM32 NVIC详解：中断控制器功能与配置

STM32中的NVIC（向量中断控制器）是该微控制器系列中关键的中断管理组件，它负责中断请求的路由、处理以及优先级管理。NVIC支持多达240个外部中断输入，其中包含一个不可屏蔽中断（NMI），它的具体数量和功能取决于芯片制造商的设计。NVIC的中断控制和状态寄存器位于内存地址0xE000_E000，且大部分操作需在特权级别执行，但软件触发中断寄存器允许用户级别访问。 中断的控制和状态管理采用了一种独特的机制：每个中断都有一个使能（SETENA）位和一个失能（CLRENA）位，通过写入1或0来启用或禁用中断。这些位分布在8对32位寄存器中，如SETENA0到SETENA7，允许中断独立地设置其状态，避免相互干扰。需要注意的是，前16个中断被预留为系统异常，因此第一个可配置的中断编号为16。 SETENA和CLRENA寄存器族分别存储了中断的使能和失能设置，地址范围分别是0xE000_E100至0xE000_E11C和0xE000E180至0xE000_E19C。中断处理过程中，如果遇到同级或更高优先级的异常，或者中断被屏蔽，就会进入悬起状态。这种状态可以通过中断设置悬起寄存器（SETPEND）和中断悬起清除寄存器（CLRPEND）来检查和控制，它们同样分布在0xE000_E200至0xE000_E21C和0xE000E280至0xE000_E29C的寄存器组中。 在STM32的Cortex-M3架构中，中断处理的关键概念是优先级。每个外部中断都有一个预定义的优先级，用于决定中断处理的顺序。当多个中断同时请求时，优先级高的中断将优先被处理。通过理解并管理这些优先级，开发人员可以确保系统在面对复杂中断场景时能够高效地响应和处理。 NVIC在STM32中扮演着至关重要的角色，它不仅负责中断的接入和控制，还涉及到中断的优先级管理和状态管理，这对于确保系统的稳定性和实时性至关重要。