后仿真技术解析：PCI与PCIE的硬件与软件仿真

"《针对目的的后仿真-深入PCI与PCIe：硬件篇和软件篇》探讨了电子设计中的后仿真过程，特别是针对PCB设计的后仿真技术。该资源详细介绍了后仿真的目的和重要性，以及如何进行后仿真以优化设计。文中提到了Cadence Allegro作为主要的EDA工具，用于电路板设计和仿真。同时，还概述了《EDA工具手册》的内容，强调了Cadence软件在原理图设计、PCB设计、高速仿真等方面的应用。" 在电子设计自动化（EDA）领域，后仿真是一个至关重要的步骤，它发生在设计流程的后期，尤其是电路板自动布线和调整之后。后仿真主要目的是确保设计满足电气性能和设计规则，例如时序分析、信号质量、串扰和电磁干扰（EMI）的评估。 首先，后仿真有两个主要目标。一是解决因自动布线产生的不满足Electronic Csets设计规则的问题，这通常通过在Topology Editor中调整网络拓扑来实现。二是对关键信号进行重新仿真，以验证布线后的时序和波形是否满足精确要求。这涉及到对时钟同步信号、异步信号、高密度布线区域的串扰以及EMI的仿真。 后仿真比前仿真更为精确，因为它使用了更详尽的模型。在后仿真中，收发器模型基于芯片制造商提供的IBIS模型，而传输线模型则采用分散参数模型（RLGC模型），这些模型考虑了实际电路板层数、线宽、过孔等因素对阻抗连续性的影响，从而提供更接近实际的仿真结果。 在进行后仿真之前，设计者应完成一些准备工作，如检查PCB是否存在设计规则检查（DRC）问题，验证叠层参数的准确性，以及调整信号线宽以匹配实际加工尺寸。一旦准备好，可以针对特定目的，如违反设计规则的信号进行仿真，例如检查D25_TCI总线是否符合设计规则。 《EDA工具手册》是中兴通讯康讯EDA设计部编写的指导材料，涵盖了Cadence软件的使用，包括原理图设计、PCB设计、高速仿真、约束管理以及自动布线等方面，旨在帮助新员工快速掌握Cadence工具并理解公司设计流程。手册分为五个分册，全面详细地介绍了每个部分的操作和概念，是学习Cadence软件和电子设计流程的实用资源。