存储器层次结构与地址分配：从主存到高速缓存

本章节主要探讨计算机组成原理中的存储子系统，特别是存储器的地址分配和片选译码技术。在设计存储系统时，关键在于根据不同的应用场景选择合适的存储类型，如只读存储器(ROM)和随机访问存储器(RAM)，并合理地划分存储区域。对于动态随机存储器(DRAM)，如SDRAM和DDRAM，需要关注行选信号RAS和列选信号CAS的产生，以及刷新控制等细节。 存储器子系统的层次结构是本章的核心内容。为了满足计算机对速度和容量的需求，存储器被组织成多层次结构，包括主存、高速缓存(Cache)、辅存(外存)。这种结构旨在解决存储系统容量、速度和价格之间的平衡问题： 1. **主存（内存）**：作为CPU直接访问的快速存储，它用于存放正在执行的程序和数据。随着技术进步，主存的速度从微秒级提升到现在的亚纳秒级别，容量也从几千字节扩展到数十GB甚至数百GB。常见的主存类型有DRAM和只读存储器，如SDRAM、DDRAM等。 2. **高速缓存**：位于CPU和主存之间，用于暂时存储CPU短期内频繁访问的数据，以提高访问速度。高速缓存的容量较小，速度远超主存，但价格较高。现代处理器通常内置高速缓存，由硬件自动管理。 3. **辅存（外存）**：主要用于长期存储大量需要离线保存的数据，速度较慢，但容量巨大且成本较低。辅存通常通过磁盘、磁带、光盘或U盘等形式提供，可以形成多层次的存储结构，如二级外存。 4. **存储层次设计**：通过多级存储层次，如二级存储器系统(主存-辅存)和三级存储器系统(Cache-主存-辅存)，可以在速度、容量和成本之间取得最佳平衡。在三级存储系统中，每一层都有特定的性能特点和角色。 理解存储器地址分配和片选译码，以及如何在存储系统中有效地利用这些组件，对于确保计算机系统高效运行至关重要。此外，了解存储器的刷新控制机制，如SDRAM的时钟信号提供，也是设计和优化存储子系统不可或缺的一部分。