8086 CPU结构解析：BIU与EU并行处理

"该资源是关于CPU结构的PPT，主要讲解了8086/8088微处理器的内部逻辑结构，包括CPU的组成、功能，以及8086的具体结构。其中，访问存储体的方式是通过19位地址加上A0位来区分偶存储体和奇存储体，实现对不同存储体的读写操作。" 在CPU结构中，8086/8088微处理器扮演着核心角色。8086是一款16位微处理器，拥有16位数据线和20位地址线，能够寻址高达1MB的存储空间。而8088则是一个准16位处理器，其内部处理为16位，但外部数据线只有8位。8086被划分为总线接口单元（BIU）和执行部件（EU），这两个部分可以并行工作，提升了CPU的工作效率。 总线接口单元（BIU）的主要职责是处理与存储器和输入/输出端口的数据传输。它包含以下组件： 1. 专用寄存器组：包含段地址寄存器（如CS、DS、ES、SS）和指令指针寄存器（IP），用于形成物理地址。 2. 地址加法器：将段寄存器左移4位与IP内容相加，生成20位物理地址。 3. 6字节指令队列：存储待执行的指令。 4. 输入/输出控制电路：连接内部总线和系统总线，负责数据交换。 执行部件（EU）则是执行指令的主体，它包括： 1. 算术逻辑单元（ALU）：执行各种算术和逻辑运算。 2. 标志寄存器（FR）：存储运算结果的状态信息，如进位标志。 3. 通用寄存器组：如AX、BX、CX、DX、BP、SP、SI和DI，用于数据处理和存储。 4. 执行部件控制电路：控制指令的执行流程。 访问存储体的机制是利用19位地址，其中A0位作为选择位。当A0=0时访问偶存储体，A0=1时访问奇存储体。配合不同的读写操作，可以实现对单个存储体的读写或同时读写一个字的高字节或低字节。如果A0和操作信号不匹配，系统将不会执行任何操作。 这种设计使得8086/8088能够高效地处理数据，并提供了灵活的存储体访问方式，对于理解CPU如何与存储器交互至关重要。了解这些基础概念有助于深入学习微处理器的工作原理和计算机系统的架构。