DS1302 实时时钟电路的原理及应用
1 DS1302 的结构及工作原理
DS1302 是美国 DALLAS 公司推出的一种高性能、低功耗、带 RAM 的实时时钟电路,它可
以对年、月、日、周日、时、分、秒进行计时,具有闰年补偿功能,工作电压为 2.5V~5.5V。
采用三线接口与 CPU 进行同步通信,并可采用突发方式一次传送多个字节的时钟信号或 RAM
数据。DS1302 内部有一个 31×8 的用于临时性存放数据的 RAM 寄存器。DS1302 是 DS1202 的
升级产品,与 DS1202 兼容,但增加了主电源/后背电源双电源引脚,同时提供了对后背电源进
行涓细电流充电的能力。
1.1 引脚功能及结构
图 1 示出 DS1302 的引脚排列,其中 V
cc1
为后备电源,V
CC2
为主电源。在主电源关闭的情况
下,也能保持时钟的连续运行。DS1302 由 V
cc1
或 V
cc2
两者中的较大者供电。当 V
cc2
大于 V
cc1
+
0.2V 时,V
cc2
给 DS1302 供电。当 V
cc2
小于 V
cc1
时,DS1302 由 V
cc1
供电。X1 和 X2 是振荡源,
外接 32.768kHz 晶振。RST 是复位/片选线,通过把 RST 输入驱动置高电平来启动所有的数据传
送。RST 输入有两种功能:首先,RST 接通控制逻辑,允许地址/命令序列送入移位寄存器;其
次,RST 提供终止单字节或多字节数据的传送手段。当 RST 为高电平时,所有的数据传送被初
始化,允许对 DS1302 进行操作。如果在传送过程中 RST 置为低电平,则会终止此次数据传送,
I/O 引脚变为高阻态。上电运行时,在 V
cc
≥2.5V 之前,RST 必须保持低电平。只有在 SCLK 为
低电平时,才能将 RST 置为高电平。I/O 为串行数据输入输出端(双向),后面有详细说明。
SCLK 始终是输入端。
1.2 DS1302 的控制字节
DS1302 的控制字如图 2 所示。控制字节的最高有效位(位 7)必须是逻辑 1,如果它为 0,
则不能把数据写入 DS1302 中,位 6 如果为 0,则表示存取日历时钟数据,为 1 表示存取
RAM 数据;位 5 至位 1 指示操作单元的地址;最低有效位(位 0)如为 0 表示要进行写操作,为 1
表示进行读操作,控制字节总是从最低位开始输出。