优先级驱动的电路容错混合加固策略

“基于优先级的电路容错混合加固策略，陈凡，梁华国，本文针对由瞬态故障引起电路软错误这一问题，提出了基于优先级的容错电路加固方案，包括触发器替换法和复制门法的结合，旨在降低硬件和性能开销，提高电路的可靠性。” 在电子电路设计中，软错误是由于宇宙射线或其他辐射源引起的瞬态故障，这些故障可能导致电路在运行过程中出现错误输出。随着集成电路技术的发展，微小的工艺节点使得电路对软错误更加敏感。传统的容错技术，如三模冗余（TMR）或奇偶校验，虽然能有效提高电路的可靠性，但往往伴随着显著的硬件开销和性能损失。 陈凡、梁华国和黄正峰提出的基于优先级的电路容错混合加固策略，首先利用触发器替换法，针对电路中时序松弛的路径实施加固。这种方法基于时序冗余原理，通过在这些路径上引入高可靠性时空冗余触发器，能够在不增加过多延迟的情况下，有效地屏蔽由瞬态故障引起的组合逻辑软错误。实验结果表明，该方法对于ISCAS89电路在45nm Nangate工艺下，平均可屏蔽85.55%的组合逻辑软错误。 然而，触发器替换法无法应用于时序紧张的路径。为解决这一问题，研究者提出了触发器替换法与复制门法的结合策略。在时序松弛的路径上继续采用触发器替换法，而在时序关键路径上则应用复制门法，即复制逻辑门并添加额外的检测和恢复机制。这种选择性加固方案确保了对组合逻辑中的单事件翻转（SET）和时序单元中的单事件 upset（SEU）的全面防护，同时避免了性能的降低。 实验结果显示，该混合加固方案的平均面积开销为36.84%，但能够显著提升电路的可靠性，达到99%的提升。这种方法的创新之处在于它能够根据电路的不同部分动态调整容错策略，从而在保障功能完整性和性能的同时，实现了对软错误的有效防御。 基于优先级的电路容错混合加固策略是针对现代集成电路中软错误问题的一种高效解决方案。通过智能地结合不同的容错技术，该策略能够在控制成本和性能影响的前提下，显著提高电子系统的可靠性，尤其适用于对错误容忍度要求较高的应用场景，如航空航天和高性能计算等领域。