半导体集成电路考试重点解析

"《半导体集成电路》考试题目及参考答案" 这篇文档包含了《半导体集成电路》课程的相关考试题目和可能的解答，涵盖了半导体集成电路的基础知识、制造工艺、晶体管寄生效应以及集成电路中的无源元件和逻辑电路特性等多个方面。 1. 半导体集成电路是将多个电子元件（如二极管、晶体管等）集成在一个小芯片上，实现特定功能的电路。这种技术极大地提高了电路的性能和密度。 2. 根据集成度，半导体集成电路可以分为小规模集成电路（SSI）、中规模集成电路（MSI）、大规模集成电路（LSI）、超大规模集成电路（VLSI）和特大规模集成电路（ULSI），对应的英文缩写分别是SSI、MSI、LSI、VLSI和ULSI。 3. 按照器件类型，半导体集成电路分为双极型集成电路（BJT）和金属氧化物半导体集成电路（MOSFET）。 4. 按照电路功能或信号类型，可以分为模拟集成电路和数字集成电路，模拟集成电路处理连续变化的信号，而数字集成电路处理离散的数字信号。 5. 特征尺寸是指集成电路中最小的特征或元件的大小，它直接影响到集成电路的集成度和性能。特征尺寸越小，集成电路的性能通常越好，但工艺难度也会增加。 6. 集成度是指单位面积上集成的元件数量；wafer size指的是晶圆的直径，是生产集成电路的基板大小；die size是指单个集成电路芯片的尺寸；摩尔定律预测每18-24个月，集成电路上的晶体管数目会翻倍，性能提升或成本下降。 7. 在制造工艺中，双极型晶体管的隐埋层可以提高电流驱动能力；衬底材料电阻率的选择会影响器件的噪声性能和电流放大系数；pn结隔离是防止晶体管间的电气干扰；硅栅p阱CMOS工艺用于制造互补MOSFET，以实现低功耗；BiCMOS结合了BJT和MOSFET的优点，但存在工艺复杂、成本高等问题，可以通过优化工艺来改善。 8. 集成双极晶体管的有源寄生效应在某些工作区不能忽略，可能导致性能下降；无源寄生效应包括基区电阻和集电极电阻等；MOS晶体管的有源寄生效应主要是栅极感应电荷；闩锁效应可能导致器件损坏，通过增加隔离结构可减轻；寄生双极晶体管效应可通过设计优化避免。 9. 在集成电路中，常见的电阻器有基区扩散电阻和多晶硅电阻，电容则有金属-氧化物-半导体电容（MOS电容）等。基区薄层电阻修正是因为实际电阻与理论计算存在差异；铜布线取代铝是因为铜的电阻率更低，更适合高速电路。 10. TTL电路的电压传输特性涉及开门电平、关门电平、逻辑摆幅、过渡区宽度等参数，这些参数影响电路的稳定性和速度。四管标准TTL与非门的工作状态分析涉及各晶体管的导通和截止，其中输入短路电流和漏电流影响电路的静态功耗，瞬态延迟时间和上升/下降时间则关乎电路的动态性能。 11. 与非门的结构改进主要是为了提高逻辑门的性能和降低功耗，例如增加管子数量可以减小输入输出之间的延迟，改善静态和动态特性。 以上内容概述了半导体集成电路的一些关键概念和技术，涵盖了从基础理论到实际应用的多个层面。