远程数据传输中并行转串行 LVDS 接口设计 清华大学毕业设计说明书
2 理论基础
2.1 系统整体结构
LVDS 高速接口是当前 CMOS 电路设计中的重要研究课题,它在减小 CMOS 芯片内外
速度差异、实现高速数据传输方面具有独特的优势和作用。发送电路的主控制器在开关
的控制下通过光耦合器接收 8 位并行数据,数据经 LVDS 串化器转化为串行数据后,再
用驱动器对信号进行加强,然后将信号传送到中继子系统。
控制芯片与 LVDS 串化器之间的并行数据传输速度为 100 KBYTES/s~1 MBYTES/s;
本系统与中继子系统间的串行数据传输速度要大于 15 MBYTES/s,传输距离要大于 50m;
此外还要将驱动器和中继子系统间的串行数据传输状态通过指示灯显示供观察,而且要
求常规测试无误码。结构框图如图 2.1 所示:
图 2.1 系统总体框图
2.2 LVDS 原理
LVDS(Low Voltage Differential Signaling)是一种低振幅差分信号技术,它使用
幅度非常低的信号(约 350mV)通过一对差分 PCB 走线或平衡电缆传输数据,它能以高达
数千 Mbps 的速度传送串行数据。由于电压信号幅度较低,而且采用恒流源模式驱动,
故只产生极低的噪声,消耗非常小的功率,甚至不论频率高低,功耗都几乎不变。此外,
由于 LVDS 以差分方式传送数据,所以不易受共模噪音影响。LVDS 技术的核心是采用极
低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接,具有低功耗、
低误码率、低串扰和低辐射等特点。LVDS 以其固有的低电压、低功耗和有利于高速传输
等特点,越来越成为宽带高速系统设计的首选接口标准。目前,LVDS 技术在对信号完整
性、低抖动及共模特性要求较高的高速数据传输系统中得到了越来越广泛的应用。