Calibre PERC可靠性平台：自动化芯片验证解决方案

"Mentor公司的可配置且简单易用的组合式可靠性检查工具，主要针对集成电路(IC)的可靠性验证，特别是在半导体、交通运输、医疗设备和通信等关键领域的应用。随着技术节点尺寸的减小和设计应用的多样化，可靠性检查的需求与复杂性同步增加。为解决这一挑战，Mentor推出了Calibre® PERC™平台，这是一款强大的电子设计自动化(EDA)工具，能够进行拓扑、电压传播和逻辑驱动的版图(LDL)检查，确保设计在生命周期内的预期性能。 晶圆代工厂如台积电(TSMC)提供了基于Calibre PERC的ESD/LUP规则检查，涵盖静电放电(ESD)保护和闩锁效应(LUP)的评估，利用拓扑、点对点电阻、电流密度和版图LUP检查来验证可靠性。其他代工厂，如GLOBALFOUNDRIES、Samsung、UMC和TowerJazz，也提供了类似的可靠性规则集。 虽然这些规则集提供了重要的参考基准，但每个设计公司可能有特定的可靠性需求，因此会开发自定义的预编码检查来补充晶圆代工厂的流程。这样的自定义检查有助于确保产品满足特定应用的额外要求，尤其是在设计周期紧迫的情况下。这些检查可以是设计公司内部流程的关键部分，以确保其IC在各种条件下的性能和可靠性。 Mentor的组合式可靠性检查解决方案是应对半导体行业中日益增长的可靠性验证需求的有力工具。通过与晶圆代工厂规则集的结合使用，以及设计公司自身的定制检查，可以实现全面、高效的可靠性验证，从而保证集成电路在实际应用中的稳定性和耐用性。"