多FPGA混合层级互连结构：高性能计算的创新设计与自定义划分

本文档深入探讨了一种面向高性能计算的多Field-Programmable Gate Array (FPGA) 互连结构及其逻辑功能划分方法。高性能计算系统在处理大规模通信时，常常面临性能瓶颈、成本高昂以及能耗问题。为了克服这些问题，研究者们结合了新兴的高速互连技术，充分考虑了大规模和超大规模系统通信的局部性及异构性特点。 论文提出了一种基于多FPGA的混合层级高速互连架构，这种设计旨在构建一个灵活且高效的互连网络，可以根据不同的应用场景进行定制，从而显著降低大规模计算系统中的互连成本和开销。通过将系统分解为多个逻辑功能模块，并利用集群的方法进行FPGA之间的划分，这种方法允许对硬件资源进行精细化管理，提高整体系统的资源利用率。 作者团队由肖春华博士、黄樟钦教授（均在嵌入式软件与系统研究所任职）和李达博士研究生组成，他们分别在嵌入式系统设计、系统级设计和多核处理器系统等领域具有深厚的研究背景。论文的重点在于介绍他们的创新性工作，即如何通过这种新型的互连结构设计，加速高性能可配置计算系统的实现过程，并通过实际应用案例来验证其有效性和优越性。 关键词包括高性能计算、多FPGA系统、逻辑资源划分和高性能互连，这些词汇反映了论文的核心关注点。研究方法的实用性使得该成果对于优化高性能计算平台设计具有重要意义，有助于推动相关领域的发展和技术进步。 这篇论文提供了在高性能计算环境中，如何通过多FPGA技术解决通信挑战和优化系统性能的关键策略，对于设计者和工程师来说，是一份极具价值的参考资源。