可重构分簇式分组密码处理器：低功耗与高性能

"分组密码处理器的可重构分簇式架构" 本文主要介绍了一种创新的分组密码处理器架构，称为可重构分簇式架构，它适用于处理多种分组密码算法，如AES、DES和IDEA。该架构的核心是其动态重构能力，能够根据指令的控制在不同模式之间切换，以适应不同数据处理需求。 1. **分组密码算法处理特征**： 分组密码算法通常涉及到对固定长度的数据块（如32位或64位）进行加密和解密操作。处理器的设计必须考虑到这些算法对数据处理的灵活性要求，能够有效地处理不同大小的簇。 2. **可重构分簇式架构**： - **4个32bit簇模式**：此模式适合处理需要细粒度并行计算的情况，可以同时处理4个独立的32位数据块。 - **2个64bit簇模式**：当处理较大数据块时，这种模式能提高效率，例如在执行某些64位操作时。 - **128bit簇模式**：单一簇模式用于处理单一大数据流，适合128位的算法如AES。 3. **指令控制**： 指令系统是控制数据通路重构的关键。处理器通过接收特定指令来改变其内部结构，以适应不同加密算法的计算需求。 4. **低功耗优化**： 基于分簇结构，文中提出了一个低功耗设计策略，即通过指令显性地分隔电路结构，降低功耗。这一技术使得整体功耗降低了36.1%，这在能源效率方面是一个显著的改进。 5. **流水线设计**： 设计并实现了5级流水线技术，这提高了处理器的吞吐量，使得AES、DES和IDEA算法的处理速度分别达到了689.6Mbit/s、400Mbit/s和416.7Mbit/s。流水线技术允许处理器在不同的阶段同时处理多个指令，从而提升执行效率。 6. **运算单元内流水结构**： 除了全局的5级流水线，处理器的运算单元内部也采用了流水结构，进一步细化了处理步骤，提升了运算速度。 7. **关键词**： 文章的研究涵盖了分组密码算法的基础，强调了分簇式架构的优势，讨论了可重构计算的概念，探讨了低功耗设计技术，并提到了流水线在性能提升中的作用。 这篇论文提出的可重构分簇式分组密码处理器架构是一种高效且灵活的解决方案，旨在满足各种分组密码算法的需求，同时考虑了低功耗和高性能的平衡。