FPGA实现的SRRC滤波器优化设计与资源节省

本文主要探讨了"平方根升余弦滤波器的FPGA实现"这一主题，由作者薛玉旺针对北京邮电大学电信工程学院的研究背景展开。平方根升余弦滤波器（SRRC）在地面数字电视广播中扮演关键角色，它通过无失真滤波、减少码间干扰和优化带宽，提升信号质量和抗噪声能力。FIR滤波器，特别是高阶滤波器，对于FPGA资源的需求较高，设计时需考虑资源限制和工作频率。 文章旨在降低FIR滤波器对FPGA资源的消耗，特别针对SRRC滤波器，采用了一种创新的方法。首先，作者利用CSD（Compressed Signed Digit，压缩有符号数对）技术对滤波器的系数进行优化，这是一种高效的数据表示方式，能够减小存储和计算需求。接着，引入简化加法器图算法（Reduced Adder Graph，RAG）进行改进，这种算法可以有效减少硬件级的复杂性和能耗，提高并行处理能力。 本文的核心实现策略是基于转置型流水线结构，这种结构将滤波器的各个阶段并行化处理，通过流水线的逐个执行，提高了滤波速度，进一步节省了资源。整个设计过程中，作者基于实际应用中的SRRC滤波器（滚降系数为0.05），通过仿真和分析验证了优化方法的有效性。 这篇论文提供了一种在FPGA环境下实现高效率、低资源消耗的SRRC滤波器的方法，对于数字滤波器设计和FPGA优化具有重要参考价值。关键词包括SRRC滤波器、CSD数、简化加法器图算法以及转置型流水线结构，这些关键词反映了论文的核心技术和研究重点。