PCIExpress布线规范：金手指、连接器与阻抗控制

"金手指和连接器-中国martech白皮书-赛诺贝斯-201908" 在高速数字系统设计中，金手指和连接器扮演着至关重要的角色，特别是在PCI Express (PCIe)这样的高速串行总线接口中。本白皮书主要探讨了PCIe布线规范，旨在确保信号完整性，减少损耗和抖动，以满足高数据速率传输的要求。 PCIe是一种点对点的串行差分连接技术，它提供了更高的数据传输速率，降低了信号噪声，并采用了嵌入式时钟，简化了布线规则。随着PCIe比特率的不断提升，设计者需要特别关注互连损耗和抖动预算，这是保证系统性能的关键因素。 在PCB设计中，选择合适的叠层结构对于PCIe接口至关重要。常见的主板叠层设计包括4层、6层甚至更多层，其中，0.5oz的镀铜微带线和1oz的铜带状线用于走线。PCB的整体厚度对于高速信号传输也有影响，例如，0.062英寸是常见标准，而移动设备可能会使用0.062英寸或0.050英寸的厚度。 为了维持阻抗的一致性，设计者需确保阻抗目标的实现，并保持阻抗公差在一个可接受范围内。较厚的介质层和较宽的走线可以帮助减少损耗。同时，避免信号线与参考平面的不连续，如分割和空隙，当信号线需要切换层时，应紧密放置地线的过孔，并避免走线跨越平面分割。 走线的阻抗是PCIe布线规范的重点。4层或6层板上的差分阻抗要求为100Ω，单端阻抗为60Ω；而对于8层或10层板，差分阻抗应为85Ω，单端阻抗为55Ω。线宽和线距的选择直接影响差分信号的耦合和串扰。在微带布线中，差分线宽度通常设定为5mil，相邻两条线之间的间距为7mil；而在带状线中，这两值分别减小到5mil和5mil。差分对之间以及差分对与其他信号之间的最小距离通常为20mil，或介质厚度的4倍，取较大者，以降低串扰和EMI。 此外，对于非PCIe信号，特别是那些电压水平较高或上升时间更快的信号，需要额外的隔离措施，以防止它们对PCIe信号造成干扰。这可能涉及到改变走线布局、增加屏蔽或采用特定的信号排序策略。 金手指和连接器的设计必须考虑到阻抗控制、信号完整性和电磁兼容性。遵循正确的布线规范，结合良好的设计实践，可以确保PCIe接口在高速数据传输中的稳定性和可靠性。