低功耗高分辨率无负载管线SAR ADC设计与实现

本文档探讨了一种创新的低功耗、高分辨率的12位Pipeline SAR ADC（逐次逼近型模拟到数字转换器）设计，其采用无负载架构。该架构的核心理念是将反馈电容与第二级SAR ADC的电容阵列共享，以此减少高性能放大器的功耗并降低整体电容面积。针对第一级SAR ADC，论文提出了固定窗口机制，以优化其性能，减轻电容阵列切换时电压不稳定导致的误判、电容不匹配对静态性能的影响，以及比较器偏置过大造成的码丢失问题。 为了提升转换速度，论文还采用了直接切换技术来缩短从数字逻辑控制到开关缓冲器的路径延迟。设计实现于台积电90纳米1P9M互补金属氧化物半导体工艺，电路核心面积仅为0.117平方毫米。通过测量，信号噪声调制比(SNDR)达到了55.98分贝，有效位宽达到3500万赫兹，总功率消耗仅为2.72毫瓦。 这项研究对于追求低功耗和高精度应用的系统设计具有重要意义，如无线通信、传感器和物联网设备，它展示了如何通过创新架构优化电路效率并减小尺寸，以满足现代电子系统对能源效率和性能的需求。此外，论文不仅提供了理论分析，还包含了详细的电路设计和实验结果，对于深入理解逐次逼近型ADC的工作原理和优化策略具有很高的参考价值。