1
1
2
2
3
3
4
4
D D
C C
B B
A A
25
1
1159064F-01
USRP N3XX,XC7ZXXX,10GIGE,MOTHERBOARD
FPGA PL DDR3 Memory
D
SIZE
SHEET OF5
DOC CODE
7U296
REVDRAWING PROJECT NO
159064F-01
05_FPGA_PL_DDR.SchDoc DATE 5/21/2018FILE NAME
SCH,
PL-DDR-CSn
PL-DDR-CASn
PL-DDR-RASn
PL-DDR-WEn
PL-DDR-BA0
PL-DDR-BA1
PL-DDR-BA2
PL-DDR-A0
PL-DDR-A1
PL-DDR-A2
PL-DDR-A3
PL-DDR-A4
PL-DDR-A5
PL-DDR-A6
PL-DDR-A7
PL-DDR-A8
PL-DDR-A9
PL-DDR-A10
PL-DDR-A11
PL-DDR-A12
PL-DDR-A13
PL-DDR-A14
PL-DDR-CKE
PL-DDR-RSTn
PL-DDR-ODT
PL-DDR-CK_P
PL-DDR-CK_N
+VREF-DDR3-PL
+VREF-DDR3-PL
+VREF-DDR3-PL
+VREF-DDR3-PL
+1.5V-DDR3
+1.5V-DDR3
+1.5V-DDR3
+1.5V-DDR3
VSSVSSVSSVSS
VSSVSS
PL-DDR-DQ0
PL-DDR-DQ1
PL-DDR-DQ2
PL-DDR-DQ3
PL-DDR-DQ4
PL-DDR-DQ5
PL-DDR-DQ6
PL-DDR-DQ7
PL-DDR-DQ8
PL-DDR-DQ9
PL-DDR-DQ10
PL-DDR-DQ11
PL-DDR-DQ12
PL-DDR-DQ13
PL-DDR-DQ14
PL-DDR-DQ15
PL-DDR-DQS0_P
PL-DDR-DQS0_N
PL-DDR-DM0
PL-DDR-DQS1_P
PL-DDR-DQS1_N
PL-DDR-DM1
PL-DDR-DQ16
PL-DDR-DQ17
PL-DDR-DQ18
PL-DDR-DQ19
PL-DDR-DQ20
PL-DDR-DQ21
PL-DDR-DQ22
PL-DDR-DQ23
PL-DDR-DQ24
PL-DDR-DQ25
PL-DDR-DQ26
PL-DDR-DQ27
PL-DDR-DQ28
PL-DDR-DQ29
PL-DDR-DQ30
PL-DDR-DQ31
PL-DDR-DQS2_P
PL-DDR-DQS2_N
PL-DDR-DM2
PL-DDR-DQS3_P
PL-DDR-DQS3_N
PL-DDR-DM3
PL-DDR-CSn
PL-DDR-CASn
PL-DDR-RASn
PL-DDR-WEn
PL-DDR-BA0
PL-DDR-BA1
PL-DDR-BA2
PL-DDR-A0
PL-DDR-A1
PL-DDR-A2
PL-DDR-A3
PL-DDR-A4
PL-DDR-A5
PL-DDR-A6
PL-DDR-A7
PL-DDR-A8
PL-DDR-A9
PL-DDR-A10
PL-DDR-A11
PL-DDR-A12
PL-DDR-A13
PL-DDR-A14
PL-DDR-CKE
PL-DDR-RSTn
PL-DDR-ODT
PL-DDR-CK_P
PL-DDR-CK_N
+1.5V-DDR3
VSS
+1.5V-DDR3
PL-DDR-CSn
PL-DDR-CASn
PL-DDR-RASn
PL-DDR-WEn
PL-DDR-BA0
PL-DDR-BA1
PL-DDR-BA2
PL-DDR-A0
PL-DDR-A1
PL-DDR-A2
PL-DDR-A3
PL-DDR-A4
PL-DDR-A5
PL-DDR-A6
PL-DDR-A7
PL-DDR-A8
PL-DDR-A9
PL-DDR-A10
PL-DDR-A11
PL-DDR-A12
PL-DDR-A13
PL-DDR-A14
PL-DDR-CKE
PL-DDR-RSTn
PL-DDR-ODT
PL-DDR-CK_P
PL-DDR-CK_N
+1.5V-DDR3
VSS
+1.5V-DDR3
PL-DDR-DQ0
PL-DDR-DQ1
PL-DDR-DQ2
PL-DDR-DQ3
PL-DDR-DQ4
PL-DDR-DQ5
PL-DDR-DQ6
PL-DDR-DQ7
PL-DDR-DQ8
PL-DDR-DQ9
PL-DDR-DQ10
PL-DDR-DQ11
PL-DDR-DQ12
PL-DDR-DQ13
PL-DDR-DQ14
PL-DDR-DQ15
PL-DDR-DQS0_P
PL-DDR-DQS0_N
PL-DDR-DM0
PL-DDR-DQS1_P
PL-DDR-DQS1_N
PL-DDR-DM1
PL-DDR-DQ16
PL-DDR-DQ17
PL-DDR-DQ18
PL-DDR-DQ19
PL-DDR-DQ20
PL-DDR-DQ21
PL-DDR-DQ22
PL-DDR-DQ23
PL-DDR-DQ24
PL-DDR-DQ25
PL-DDR-DQ26
PL-DDR-DQ27
PL-DDR-DQ28
PL-DDR-DQ29
PL-DDR-DQ30
PL-DDR-DQ31
PL-DDR-DQS2_P
PL-DDR-DQS2_N
PL-DDR-DM2
PL-DDR-DQS3_P
PL-DDR-DQS3_N
PL-DDR-DM3
+1.5V-DDR3
VSS
+1.5V-DDR3
VSS
+VREF-DDR3-PL
+1.5V-DDR3
VSS
+1.5V-DDR3
VSS
VSS
VTT-DDR3-PL
VTT-DDR3-PL
+VREF-DDR3-PL
+VREF-DDR3-PL
+VREF-DDR3-PL
+VREF-DDR3-PL
VSS
C15
100 nF
C16
100 nF
C17
100 nF
C18
100 nF
C19
100 nF
C20
100 nF
C21
100 nF
C22
100 nF
C23
100 nF
C35
100 nF
C36
100 nF
C37
100 nF
C38
100 nF
C39
100 nF
C40
100 nF
C41
100 nF
C42
100 nF
C43
100 nF
C26
100 nF
C27
100 nF
C28
100 nF
C29
100 nF
C30
100 nF
C31
100 nF
C32
100 nF
C33
100 nF
C34
100 nF
C6
100 nF
C7
100 nF
C8
100 nF
C9
100 nF
C10
100 nF
C11
100 nF
C12
100 nF
C13
100 nF
C14
100 nF
C44
1 uF
C45
1 uF
C52
100 nF
C53
100 nF
C54
100 nF
C55
100 nF
C46
1 uF
C47
1 uF
R14 40.2 R
R16 40.2 R
R17 40.2 R
R18 40.2 R
R19 40.2 R
R20 40.2 R
R21 40.2 R
R23 40.2 R
R24 40.2 R
R25 40.2 R
R26 40.2 R
R27 40.2 R
R28 40.2 R
R29 40.2 R
R30 40.2 R
R32 40.2 R
R33 40.2 R
R34 40.2 R
R35 40.2 R
R36 40.2 R
R37 40.2 R
R39 40.2 R
R40 40.2 R
R44 40.2 RR43
240 R
R45
240 R
R42
4.75 K
R47 80.6 R
R49 80.6 R
R46 80.6 R
R48 80.6 R
R41
80.6 R
FPGA HP BANK 34
IO_L1P_T0_34
B10
IO_L1N_T0_34
A10
IO_L2P_T0_34
B9
IO_L2N_T0_34
A9
IO_L3P_T0_DQS_PUDC_B_34
A8
IO_L3N_T0_DQS_34
A7
IO_L4P_T0_34
C7
IO_L4N_T0_34
B7
IO_L5P_T0_34
C6
IO_L5N_T0_34
B6
IO_L6P_T0_34
C9
IO_L6N_T0_VREF_34
C8
IO_L7P_T1_34
J11
IO_L7N_T1_34
H11
IO_L8P_T1_34
E11
IO_L8N_T1_34
D11
IO_L9P_T1_DQS_34
H12
IO_L9N_T1_DQS_34
G11
IO_L10P_T1_34
E10
IO_L10N_T1_34
D10
IO_L11P_T1_SRCC_34
G10
IO_L11N_T1_SRCC_34
F10
IO_L12P_T1_MRCC_34
D9
IO_L12N_T1_MRCC_34
D8
IO_L13P_T2_MRCC_34
H9
IO_L13N_T2_MRCC_34
G9
IO_L14P_T2_SRCC_34
F9
IO_L14N_T2_SRCC_34
E8
IO_L15P_T2_DQS_34
J8
IO_L15N_T2_DQS_34
H8
IO_L16P_T2_34
F8
IO_L16N_T2_34
F7
IO_L17P_T2_34
E7
IO_L17N_T2_34
D6
IO_L18P_T2_34
H7
IO_L18N_T2_34
G7
IO_L19P_T3_34
L7
IO_L19N_T3_VREF_34
K7
IO_L20P_T3_34
J10
IO_L20N_T3_34
J9
IO_L21P_T3_DQS_34
L8
IO_L21N_T3_DQS_34
K8
IO_L22P_T3_34
K11
IO_L22N_T3_34
K10
IO_L23P_T3_34
L10
IO_L23N_T3_34
L9
IO_L24P_T3_34
L12
IO_L24N_T3_34
K12
IO_25_VRP_34
M10
IO_0_VRN_34
M12
VCCO_34
A6
VCCO_34
C10
VCCO_34
D7
VCCO_34
F11
VCCO_34
G8
VCCO_34
J12
VCCO_34
K9
U1G
XC7Z100
FPGA HP BANK 35
IO_L1P_T0_AD0P_35
L15
IO_L1N_T0_AD0N_35
L14
IO_L2P_T0_AD8P_35
J13
IO_L2N_T0_AD8N_35
H13
IO_L3P_T0_DQS_AD1P_35
L13
IO_L3N_T0_DQS_AD1N_35
K13
IO_L4P_T0_35
J14
IO_L4N_T0_35
H14
IO_L5P_T0_AD9P_35
K15
IO_L5N_T0_AD9N_35
J15
IO_L6P_T0_35
J16
IO_L6N_T0_VREF_35
H16
IO_L7P_T1_AD2P_35
G17
IO_L7N_T1_AD2N_35
G16
IO_L8P_T1_AD10P_35
G15
IO_L8N_T1_AD10N_35
G14
IO_L9P_T1_DQS_AD3P_35
G12
IO_L9N_T1_DQS_AD3N_35
F12
IO_L10P_T1_AD11P_35
F13
IO_L10N_T1_AD11N_35
E12
IO_L11P_T1_SRCC_35
E13
IO_L11N_T1_SRCC_35
D13
IO_L12P_T1_MRCC_35
F15
IO_L12N_T1_MRCC_35
F14
IO_L13P_T2_MRCC_35
E16
IO_L13N_T2_MRCC_35
E15
IO_L14P_T2_AD4P_SRCC_35
D15
IO_L14N_T2_AD4N_SRCC_35
D14
IO_L15P_T2_DQS_AD12P_35
F17
IO_L15N_T2_DQS_AD12N_35
E17
IO_L16P_T2_35
D16
IO_L16N_T2_35
C16
IO_L17P_T2_AD5P_35
C17
IO_L17N_T2_AD5N_35
B16
IO_L18P_T2_AD13P_35
B17
IO_L18N_T2_AD13N_35
A17
IO_L19P_T3_35
C14
IO_L19N_T3_VREF_35
C13
IO_L20P_T3_AD6P_35
C12
IO_L20N_T3_AD6N_35
B12
IO_L21P_T3_DQS_AD14P_35
B15
IO_L21N_T3_DQS_AD14N_35
A15
IO_L22P_T3_AD7P_35
C11
IO_L22N_T3_AD7N_35
B11
IO_L23P_T3_35
B14
IO_L23N_T3_35
A14
IO_L24P_T3_AD15P_35
A13
IO_L24N_T3_AD15N_35
A12
IO_25_VRP_35
M16
IO_0_VRN_35
K16
VCCO_35
A16
VCCO_35
B13
VCCO_35
D17
VCCO_35
E14
VCCO_35
H15
VCCO_35
L16
U1H
XC7Z100
PL-DDR-A15PL-DDR-A15
R31 40.2 R
PL-DDR-A15
PL-DDR-SYSCLK_P
PL-DDR-SYSCLK_N
R22
80.6 R
VSS
R15
NC
+1.5V-DDR3
VDD
6
NC
2
EN
1
OUT
4
GND
3
OUT
5
X1
653P10003I3T VSS
F1
220 R
C4
100 nF
C5
1 nF
VSS
+3.3V-ALL
C3
100 nF
R51
240 R
R52
240 R
PL-DDR-SYSCLK_P
PL-DDR-SYSCLK_N
R53
1 K
R54
1 K
VSS
C2
100 nF
C24
100 nF
C25
100 nF
+VREF-DDR3-PL
R55
0 R
R50
10 K
DQ8
D7
DQ9
C3
DQ10
C8
DQ11
C2
DQ12
A7
DQ13
A2
DQ14
B8
DQ15
A3
UDM
D3
UDQS
C7
UDQS#
B7
DQ0
E3
DQ1
F7
DQ2
F2
DQ3
F8
DQ4
H3
DQ5
H8
DQ6
G2
DQ7
H7
LDQS
F3
LDQS#
G3
LDM
E7
CS#
L2
WE#
L3
RAS#
J3
CAS#
K3
CK
J7
CK#
K7
CKE
K9
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC#
N7
A13
T3
A14
T7
BA0
M2
BA1
N8
BA2
M3
ODT
K1
RESET#
T2
ZQ
L8
VDD
K8
VSS
J8
NC
J9
VDD
K2
VDDQ
H9
VDD
R9
VSS
T1
NC
J1
NC
L1
VSS
J2
VSS
T9
VDDQ
A8
VSS
A9
VSSQ
B1
VDD
B2
VSS
B3
VSS
M9
VDD
N1
VDD
N9
VSS
P1
VSS
P9
VDD
R1
VDDQ
C9
VSSQ
D1
VDDQ
D2
VSSQ
B9
VDDQ
C1
VDDQ
A1
VSSQ
D8
VDD
D9
VSS
E1
VSSQ
E2
VSSQ
E8
VDDQ
E9
VDDQ
F1
VDD
G7
VSS
G8
VSSQ
G9
VSSQ
F9
VSSQ
G1
VREFDQ
H1
VREFCA
M8
VDDQ
H2
NC
L9
VSS
M1
A15 / NC
M7
U3
MT41K512M16
DQ8
D7
DQ9
C3
DQ10
C8
DQ11
C2
DQ12
A7
DQ13
A2
DQ14
B8
DQ15
A3
UDM
D3
UDQS
C7
UDQS#
B7
DQ0
E3
DQ1
F7
DQ2
F2
DQ3
F8
DQ4
H3
DQ5
H8
DQ6
G2
DQ7
H7
LDQS
F3
LDQS#
G3
LDM
E7
CS#
L2
WE#
L3
RAS#
J3
CAS#
K3
CK
J7
CK#
K7
CKE
K9
A0
N3
A1
P7
A2
P3
A3
N2
A4
P8
A5
P2
A6
R8
A7
R2
A8
T8
A9
R3
A10/AP
L7
A11
R7
A12/BC#
N7
A13
T3
A14
T7
BA0
M2
BA1
N8
BA2
M3
ODT
K1
RESET#
T2
ZQ
L8
VDD
K8
VSS
J8
NC
J9
VDD
K2
VDDQ
H9
VDD
R9
VSS
T1
NC
J1
NC
L1
VSS
J2
VSS
T9
VDDQ
A8
VSS
A9
VSSQ
B1
VDD
B2
VSS
B3
VSS
M9
VDD
N1
VDD
N9
VSS
P1
VSS
P9
VDD
R1
VDDQ
C9
VSSQ
D1
VDDQ
D2
VSSQ
B9
VDDQ
C1
VDDQ
A1
VSSQ
D8
VDD
D9
VSS
E1
VSSQ
E2
VSSQ
E8
VDDQ
E9
VDDQ
F1
VDD
G7
VSS
G8
VSSQ
G9
VSSQ
F9
VSSQ
G1
VREFDQ
H1
VREFCA
M8
VDDQ
H2
NC
L9
VSS
M1
A15 / NC
M7
U4
MT41K512M16
VSS
+3.3V-ALL
+3.3V-ALL
+1.5V-DDR3
VSS
VSS
VSS
+VREF-DDR3-PL
VSS
VTT-DDR3-PL
C62
100 nF
C64
100 nF
C63
10 uF
C61
10 uF
C65
2.2 uF
VQSNS
1
VLDOIN
2
VTT
3
PGND
4
VTTSNS
5
VREF
6
S3
7
GND
8
S5
9
VDD
10
GND
P
U5
TPS51206
VSS
C59
22 uF
C60
22 uF
C56
100 nF
C57
100 nF
C58
100 nF
C48
1 uF
C49
1 uF
C50
1 uF
C51
22 uF
R56
NC
VSS
.T22
Test Point
.T23
Test Point
R57 10 K
R58 10 K
R1005
NC
R1004
NC
VSS VSS
R38
100 R