流水灯实验教程：FPGA锁定引脚与移位运算

在这个FPGA/CPLD实验教程中，第三部分着重于流水灯的设计和实现。实验的主要目标是通过FPGA的数字逻辑来控制LED灯按照特定序列逐个点亮，形成流水效果。这个过程涉及到硬件连接和软件编程两大部分。 首先，实验要求使用Quartus II 5.0软件进行设计，并且硬件方面，LED灯与FPGA的管脚通过JP1、JP2和JP5进行连接，其中LED1由于焊接问题无法使用。LED1至D8分别对应FPGA的PIN_97至PIN_74。实验的核心是利用时钟计数器，使用PIN_16作为时钟信号输入，通过控制FPGA的输出引脚低电平（"0"）来驱动LED亮起。 在程序设计上，设计者首先进行了逻辑分析。为了实现流水灯效果，需要定时器功能，每秒钟使LED依次点亮，例如从D1开始，然后是D2，如此循环直到D8，然后重新开始。这个过程可以用一个24位的计数器来实现，初始状态为全1（即11111110），每次计数后移位一位，直到计数为00000000，整个周期完成。 源代码模块`exp3.v`中定义了一个名为`LED`的8位输出和两个输入，一个是时钟信号`CLK`，另一个是复位信号`reset`。内部有一个24位的寄存器`counte`用于存储计数值。程序通过移位操作和条件判断，实现了LED的逐个点亮和熄灭，展示了如何运用移位运算符来控制LED的亮灭顺序。 这个实验不仅让学习者掌握FPGA引脚锁定和移位运算的技巧，还锻炼了他们设计时序逻辑以及编程控制硬件的能力。通过这个项目，学生能够加深对数字逻辑和硬件协同工作的理解，为后续的FPGA和CPLD应用打下坚实基础。