CMMB标准下的高效4096/2048点FFT处理器设计

本文主要探讨了一种针对中国移动多媒体广播(CMMB)系统高速需求而设计的新型FFT处理器。该处理器专为CMMB标准中的8k模式设计，旨在实现4096点和2048点的快速傅立叶变换(FFT)和逆变换(IFT)。设计的关键创新在于采用了混合基4/2的按频率抽取FFT算法，这种算法结合了基4和基2运算的优点，既能有效利用硬件资源，又能提升计算效率。 设计的核心部分是基于13位宽度的定点复数FFT，其中基4蝶形单元采用了13*10的算术乘法器，并采用6级流水线结构。这种流水线设计允许数据在各个阶段连续处理，显著提高了FFT的处理速度。同时，通过巧妙地控制级与级之间的流程，设计能够支持同一套硬件结构执行不同点数的FFT变换，从而节省了宝贵的硬件资源。 每个处理级都被设计为独立的功能模块，使用Verilog HDL语言进行描述和编程，确保了设计的灵活性和可移植性。为了保证精度并满足信噪比要求，设计在内部处理中包含了溢出处理机制。整个设计经过了严格的FPGA仿真验证，确保其性能和可靠性。 本文的工作不仅优化了FFT算法的硬件实现，还注重了资源的高效利用，对于CMMB系统的高效数据处理具有重要的实际价值。这表明在现代通信系统中，特别是对实时性和效率有高要求的场景下，定制化的FFT处理器设计是必不可少的。