基于AD+FPGA+ARM的北斗导航接收机基带处理系统

"葛飞的硕士学位论文主要研究了‘北斗’导航接收机的基带处理系统，探讨了使用AD+FPGA+ARM处理器的系统架构，以降低成本和提高系统稳定性。论文详细介绍了FPGA的开发流程、配置模式，ARM的引导程序Bootloader设计，以及智能卡的读写和访问协议。" 在现代信息技术中，北斗导航系统作为全球四大卫星导航系统之一，其接收机基带处理系统的研究至关重要。葛飞的硕士论文针对这一领域进行了深入探讨。传统的数字北斗接收机通常采用高端FPGA（内含NIOS）作为核心组件，但由于价格高昂和NIOS的稳定性问题，葛飞提出了一种新的系统架构，即结合AD转换器、FPGA和ARM处理器。 FPGA（Field-Programmable Gate Array）是可编程逻辑器件，具有硬件描述语言设计、在线编程和在系统编程的优势，常用于系统开发阶段。然而，FPGA的控制能力有限。相比之下，ARM处理器以其高性能、低功耗和低成本特性，在移动通信和嵌入式设备中广泛应用。论文中，ARM被用来替代NIOS，同时嵌入实时操作系统gC/OS II，以实现对系统的全面控制和部分数据处理，这不仅降低了成本，也提升了系统的整体稳定性。 论文第一章明确了研究目标，介绍了系统的意义和嵌入式系统的发展趋势。第二章详细阐述了FPGA，包括其开发流程、配置模式，并提出了使用FLASH被动并行加载FPGA的新方法。第三章涉及硬件设计，提出了基于FPGA和ARM的系统架构，采用高速A/D转换器进行信号采集，利用FLASH和SRAM作为扩展存储，以及通过IC卡处理北斗数据加密。此外，还设计了电源、时钟和复位模块的原理图和PCB布局。 第四章转向软件设计，包括ARM引导程序Bootloader的编写和gC/OS II操作系统的移植。在FPGA上进行逻辑开发，实现了与ARM的通信，并为FPGA添加了显示屏的软件设计。第五章重点研究了智能卡，实现了ARM对智能卡的读写功能，遵循IS07816-3智能卡协议进行访问。 最后一章对整个研究进行了总结，对北斗接收机未来发展方向提出了见解，强调了这种新型架构的潜力和价值。关键词涵盖ARM、FPGA、嵌入式操作系统和逻辑控制，突出了研究的核心技术。