12位高精度DAC设计：温度计与二进制译码分割结构

"本文主要探讨了12位100兆采样速率的电流型数模转换器（DAC）的设计，特别关注了高线性度和无杂闪动态范围（SFDR）的实现。该DAC采用了7位温度计译码和5位二进制译码的分割结构，以应对晶体管匹配精度、工艺不一致性和温度梯度带来的挑战。通过电流源阵列（CSA）的独立布局策略，有效地抵消了这些影响，但同时也引入了额外的连线复杂性。" 本文详细介绍了 DAC（数模转换器）的基本原理及其在高性能应用中的设计挑战。12位DAC的设计目标是实现高分辨率和高速率，其中100兆采样速率意味着它能够快速并准确地将数字信号转换为模拟信号。采用1.8V的供电电压，这种DAC旨在提供高效的能源利用和低噪声性能。 在设计中，高7位采用温度计编码，这是因为温度计译码可以提供极高的线性度，但代价是需要大量的晶体管，特别是对于高分辨率的DAC。相比之下，低5位使用二进制编码，降低了晶体管数量，从而降低了功耗和成本。然而，随着位数增加，晶体管匹配的难度也随之增加，因为每个额外的位会导致晶体管面积的四倍增长和额外电路的双倍开销。 为了解决匹配问题，文中提出了使用CSA（电流源阵列）的策略。这种方法将电流源从主电路中分离出来，允许在不同的物理位置上分配晶体管，以抵消工艺、温度和电学梯度导致的不匹配。此外，如果每个电流单元等于1LSB（最低有效位），则可以消除温度计译码的MSB（最高有效位）和二进制译码的LSB之间的缩放误差。然而，这种分割方法也带来了新的挑战，即随着分割程度的增加，晶体管间连线和CSA与其他电路间连线的复杂性显著增加，这可能导致新的不匹配和噪声源。 关键词包括数模转换器（DAC）、分割结构、温度计译码、二进制译码、电流源阵列（CSA）以及匹配技术，这些都是设计高精度、高采样速率DAC时必须考虑的关键要素。论文的Abstract部分还提到了这一设计的英文概述，强调了相似的设计考量和挑战。 这篇文章深入探讨了高性能DAC设计中的关键技术，尤其是如何在增加分辨率和采样速率的同时，解决因工艺和物理因素导致的精度问题，为未来的DAC设计提供了重要的理论基础和实践指导。