USB1.1 OTG控制器设计与实现：基于Verilog的IP核开发

该资源是一篇关于USB1.1 OTG控制器IP核设计的硕士学位论文，作者为张明，指导教师为王礼平，专业为生物医学工程，发表于2005年。论文详细探讨了USB1.1 OTG技术的背景、设计流程、系统架构、模块划分以及功能仿真等关键环节，最终在Synplify环境下进行了综合，并对设计进行了改进意见的提出。 正文: 这篇论文详细阐述了USB1.1 OTG (On-The-Go) 控制器的存储器地址分配及其设计实现。OTG技术是USB标准的一种扩展，允许外围设备之间直接通信，不再依赖于传统的主机角色，如PC，这对于移动设备和计算机外设之间的互连至关重要。 论文首先介绍了USB规范和OTG 1.0补充协议，分析了OTG控制器应具备的主要功能。接着，设计者采用自定义的体系结构，运用TOP-DOWN方法对控制器进行了系统级设计，将控制器划分为六个一级子模块和若干个二级子模块。这些模块涵盖了USB协议的各个方面，包括数据传输、状态管理、错误处理等功能。 在存储器地址分配方面，论文列出了USB1.1 OTG控制器中各个FIFO（First In First Out，先进先出）缓冲区的首地址，例如HOST_RX_FIFO位于8'h50，HOST_TX_FIFO在8'h60，这些地址用于存储传输过程中的数据，确保数据正确无误地在主机和设备之间流动。 论文还详细描述了使用Verilog硬件描述语言进行RTL(R Register Transfer Level)级设计的过程，包括编写模块代码和Testbench，以进行功能仿真。Testbench是用于验证设计功能的独立测试程序，通过ModelSim环境对OTGController模块进行仿真，确保其正常工作。 在系统功能仿真的阶段，作者构建了USB1.1 OTG控制器的总线功能模型，创建了一个初步的系统测试平台，对控制器的基本功能进行了验证。通过Synplify工具进行了面向FPGA(Field-Programmable Gate Array)的综合，评估了设计在实际硬件上的资源消耗。 最后，论文提出了针对USB1.1 OTG控制器IP核设计的改进建议，旨在优化性能和降低资源占用。这一研究对于理解USB OTG技术，以及进行相关硬件IP核设计具有重要的理论和实践价值。