3.44-5.25GHz低功耗数控振荡器设计，适用于全数字锁相环

"用于全数字锁相环的3.44~5.25GHz，FOM值为182dBc/Hz的低功耗数控振荡器设计" 本文主要探讨了针对全数字锁相环（All-Digital Phase-Locked Loop, ADPLL）应用的一种新型低功耗数控振荡器（Digital-Controlled Oscillator, DCO）的设计。该设计旨在解决随着CMOS工艺技术进步而带来的传统电荷泵锁相环设计中出现的问题，如电源电压降低导致的电流失配、动态范围减小以及无源滤波器占用较大面积等挑战。 设计的DCO工作频率范围为3.44到5.25GHz，具有较高的频率调谐比例（41.7%），并实现了出色的相位噪声性能和优值（Figure of Merit, FOM）。FOM是衡量振荡器性能的重要指标，它通常定义为相位噪声对频率的倒数，单位为dBc/Hz。在4.06GHz频率点，该DCO在1MHz的频偏处的相位噪声为-117.6dBc/Hz，而在整个调谐范围内，FOM值保持在182到185.5dBc/Hz之间，这表明其具有非常高的稳定性和低噪声特性。 DCO的设计采用了NMOS和PMOS互补型交叉耦合电路，这种结构有助于实现低功耗和高FOM值。通过设计粗调谐、中调谐和细调谐电容阵列，该振荡器可以覆盖宽的频率范围。此外，采用0.13微米的TSMC CMOS工艺，使得设计能在1.2V的电源电压下运行，有助于进一步降低功耗。实测结果显示，DCO的功耗在1.44到3.6mW之间，这在高性能振荡器中是相当节能的表现。 文章的作者们，包括牛杨杨、李巍、李宁和任俊彦，来自复旦大学专用集成电路与系统国家重点实验室。该研究得到了国家自然科学基金和国家十二五预研课题的资助。文章强调了全数字锁相环相对于模拟锁相环的优势，如更高的精度、更好的可编程性以及更小的面积，尤其是在纳米工艺节点下的应用。 关键词包括：数控振荡器、宽带、全数字锁相环。这篇研究论文对于理解和改进现代高速通信系统、射频前端以及各种需要高精度时钟信号的集成电路设计具有重要的理论和实践意义。