JTAG在SoC器件中的简化设计与边界扫描测试验证

本文深入探讨了JTAG（Joint Test Action Group）的理论研究和设计实现，特别是在嵌入式系统领域的应用，特别是针对SoC（System-on-Chip）器件。JTAG是一种标准化的集成电路测试接口，它通过简化测试过程、提高测试效率和准确性，成为大规模集成电路测试的首选方法。然而，它的实现存在一些挑战，如需要额外的芯片面积和增加连线，可能会影响工作速度，这对设计者提出了优化需求。 作者吕彩霞在北京交通大学攻读硕士学位，专业为微电子学与固体电子学，在导师李哲英的指导下，对JTAG的标准和技术进行了深入研究。她针对SoC器件中的JTAG应用结构进行了细致分析，并提出了一些简化措施，以减少额外成本和复杂性。核心成果是设计了一个功能全面、结构简单的嵌入式JTAG模块（IP软核），具备灵活性和高精度故障定位能力，能够广泛应用于SoC器件的设计过程中。 在文章中，作者不仅提供了实现JTAG结构的具体方法，还首次探讨了如何根据设计需求选择合适的扫描链数量和长度，以及对测试功耗进行了评估。文章紧密遵循IEEE 1149.1标准，并对JTAG进行了RTL级建模和仿真，对JTAG指令进行了详细分析，确保了软核的基本测试性能符合设计要求。通过将边界扫描测试设计应用于实际电路，本文验证了理论的实用性，证明了设计的可靠性和方案的可行性。 关键词：JTAG、SoC器件、边界扫描测试。该研究为JTAG技术在嵌入式系统中的优化设计提供了有价值的新视角，有助于提升集成电路测试的效率和精确度，对于相关行业的研发和生产实践具有重要意义。