Veloce硬件仿真器：加速SoC设计验证，提升协议检查和覆盖率

"《使用VELOCE硬件仿真器完成从模块级到系统级协议检查和覆盖率收敛》一文探讨了现代SoC设计中面临的关键挑战。随着SoC的复杂度提升，越来越多的IP组件来自不同供应商，这导致了设计者难以深入理解IP内部结构，从而增加了调试难度。特别是低功耗设计的需求，进一步加大了验证流程的压力。传统的验证方法在速度和功能上难以满足系统级验证的需求，如模拟器与主机工作站之间的通信瓶颈，以及不同设计层级验证工具间的数据孤立。 为解决这些问题，作者提出了一种基于硬件仿真的新技术方案，即利用VELOCE模拟平台。VELOCE以其强大的系统级断言和覆盖率驱动验证功能，支持实时的局部检查，通过精确捕捉底层异常行为，帮助设计师定位设计错误。此外，它还配备了协议监视器，用于监控模块间的通信，有效检测系统接口问题。该平台的优势在于其兼容标准语言（如UPF），提供自动化的本地检查和VeloceVIP协议监视器库，使得验证过程能够无缝过渡从模块到芯片再到系统级。 Veloce平台的特点是能够支持真实激励信号，这对于确保设计的准确性和一致性至关重要。通过整合仿真和形式化技术，它实现了验证效率的提升和覆盖率的收敛，减少了重复测试的工作量，使得系统集成人员能够集中精力于未被充分验证的部分，从而加快产品上市时间并降低重新设计的成本。 这篇文章强调了在SoC设计验证过程中，采用VELOCE硬件仿真器作为核心技术手段的必要性，以应对日益复杂的系统设计挑战，优化验证流程，提高整体测试覆盖率和产品质量。"