ERVS16-CPU：16位冯诺依曼架构设计与课程实践

该文档是一份关于16位CPU模型机设计的详细教程，旨在帮助学生理解和实践组成原理课程。名为ERVS16-CPU的CPU设计目标明确，采用了冯·诺依曼架构，强调了基础的硬件功能，如读/写寄存器、内存以及执行指令集。设计者将重点放在CPU与寄存器、内存和指令集之间的交互上，确保操作的简单性和有效性。 设计过程涉及对系统时钟频率的管理，采用正缘触发时钟频率技术，以确保操作的同步性。复位信号在初始化阶段起关键作用，当复位变为低电平时，CPU开始执行位于0地址的指令。在内存读写操作中，通过信号周期控制读写信号，避免并发操作导致的数据混乱，这体现了边缘触发时钟频率技术的应用。 测试环境选用Xilinx开发板，其配置包括I/O设备如开关和七段显示，以及用于存储测试程序的1kx16 RAM和ROM。在实际测试过程中，ROM充当固件仓库，存储用于启动和验证CPU功能的初始镜像。 这份文档不仅提供了理论指导，还强调了动手实践的重要性，鼓励学生通过设计和实现一个简单的16位CPU来加深对组成原理的理解。通过这个项目，学习者能够掌握CPU设计的基本步骤，如指令集设计、数据流管理和时序控制，这些都是现代计算机硬件设计的核心技能。