部分SOI LDMOS击穿电压的尺寸效应研究

"这篇研究论文探讨了部分硅绝缘层上硅（PSOI）结构的横向双扩散金属氧化物半导体场效应晶体管（LDMOS）的击穿电压（BV）与器件尺寸的关系。作者们详细分析了不同尺寸参数对LDMOS击穿电压的影响，并提到了相关资助项目支持的研究背景。" 在半导体技术中，LDMOS（横向双扩散金属氧化物半导体场效应晶体管）因其高击穿电压和良好的热性能，在功率放大器、电源管理等应用中得到了广泛使用。本文的重点是研究部分硅绝缘层上硅（PSOI）结构的LDMOS器件，这种结构能提供更高的击穿电压和更好的电荷控制能力。文章指出，LDMOS的击穿电压受到器件几何尺寸，如沟道宽度（W）、沟道长度（L）以及漂移区宽度等的影响。 论文首先介绍了实验方法和设备设置，包括PSOI LDMOS的制造工艺流程，以及用于测试和分析击穿电压的电路和测试条件。接着，作者详细探讨了尺寸参数变化如何改变LDMOS的电场分布，从而影响其击穿特性。例如，更窄的沟道宽度可能导致更高的局部电场强度，进而降低击穿电压。相反，增加沟道长度可能有助于均匀电场分布，提高击穿电压。 此外，研究还涉及了漂移区宽度的影响。更宽的漂移区可以提供更大的电荷储存空间，帮助防止过早的雪崩击穿，因此可能提高击穿电压。但同时，这也会增加寄生电阻，影响器件的开关速度和效率。 通过实验数据和模拟分析，作者们得出了尺寸优化的策略，以平衡击穿电压、导通电阻和开关速度等关键性能指标。他们讨论了如何根据特定应用需求来调整这些尺寸参数，以实现最佳的LDMOS性能。最后，论文提出了未来研究方向，包括进一步探索新型材料和结构以增强PSOI LDMOS的性能。 这篇工作得到了中国国家自然科学基金和浙江省自然科学基金等多个项目的资助，反映了这一领域的研究热度和实际需求。通过这项研究，工程师和研究人员可以更好地理解和设计适用于各种应用场景的高性能PSOI LDMOS器件。