新型两通道时间交织高阶ΣΔ调制器设计

"一种新型两通道时间交织高阶ΣΔ调制器的论文，由西安交通大学的研究团队提出，旨在减少两通道ΣΔ调制器中的系数失配导致的折叠噪声，并降低实现电路的复杂性。通过在噪声传递函数中添加一个z为-1的零点来减少高频噪声，采用块数字滤波器的基本原理和时域等效方法设计出实现电路，允许前3级的两个通道共享运算放大器，减少元器件数量。经过包含系数失配的模型仿真，证实了这种调制器能有效抑制折叠噪声，提升调制器性能。" 本文研究的核心是ΣΔ调制器，这是一种广泛应用在数字信号处理和模拟数字转换中的高精度技术。ΣΔ调制器以其独特的噪声整形特性，能够在低采样率下实现高分辨率的转换，常用于音频编解码、数据通信等领域。在传统的两通道时间交织ΣΔ调制器中，由于两个通道之间的系数失配，可能会导致噪声折叠，即高频噪声被折叠到信号带宽内，影响系统性能。 为了克服这个问题，作者提出了一种新型的设计策略。他们首先在调制器的噪声传递函数(NTF)中引入了一个位于频率Fs/2处的零点，这个零点的选择有助于降低NTF在高频部分的幅值，从而减少折叠到信号带宽内的噪声。这种改进对于提高整体调制器的信噪比和动态范围具有重要意义。 在实现电路设计上，研究团队采用了基于块数字滤波器的基本原理和时域等效的方法，将传统的单通道单环4阶4位前馈分布型ΣΔ调制器转化为两通道时间交织结构。这种设计的一个关键优点是，调制器的前3级两个通道可以共享运算放大器，减少了所需的有源元器件，降低了硬件复杂度和成本。 仿真结果验证了该新型调制器的有效性，即使在存在系数失配的情况下，也能显著抑制折叠噪声，从而提高调制器的性能。这表明该设计在实际应用中有望提供更好的噪声控制和更简洁的电路实现，对于高性能的ΣΔ调制器系统设计具有重要的参考价值。 关键词涉及了ΣΔ调制器的基础理论，折叠噪声的问题，时间交织的概念，以及块数字滤波器在优化设计中的应用。中图分类号TN432和文献标识码A则表明这是电子信息领域的科研成果，适合相关领域的研究人员参考阅读。文章编号1001-2400(2009)02-0359-07提供了具体的文献引用信息。