Quartus II下数字逻辑：计1902班多功能电子钟设计与实现

本次课程设计名为"数字逻辑电路设计-多功能电子钟"，其主要目标是让学生在实践中提升数字系统设计技能。通过使用quartus II软件和HH-SOPC-EP1C12 EDA/SOPC实验开发平台，学生将学习如何利用VHDL语言进行电路设计，并采用层次化方法（至少两层结构）进行功能分解。设计的核心任务包括： 1. 基本功能：设计一个能够显示时、分、秒的动态扫描数字钟，每个小时、分钟和秒独立驱动六个七段数码管，形成"时时-分分-秒秒"的显示模式。 2. 时间调整：通过按键开关实现对时间的快速校准，仅对小时和分钟进行调整。 3. 闹钟功能：设置闹钟时间，当设定的时间到达时，触发闹铃提示音，持续时间为一分钟。 4. 倒计时功能：允许用户设定倒计时时间，通过按键控制倒计时的启动与暂停，倒计时结束后发出提示音，同样持续一分钟。 5. 整点报时：在特定时间点（如59分50秒至59分60秒）以不同频率报时，整点报时的频率分别为500Hz和1KHz。 设计过程中，学生需进行仿真验证以确保设计的正确性，并撰写一份详尽的实验报告，包括设计过程、模块设计、用户使用分析、各功能模块详细设计以及仿真波形。报告需遵循A4纸打印、统一封面格式，简单装订的要求。 此外，课程设计强调培养学生的实践能力，如VHDL编程、电路设计、软件应用和实验报告写作。整个项目旨在提升学生的理论知识与实际操作相结合的能力，使他们能够在数字逻辑电路设计领域迈出坚实的一步。