ALTERA FPGA收发器PHY IP全面指南：配置与应用详解

106 浏览量更新于2024-06-13 收藏 5.69MB PDF 举报

本指南详细介绍了如何在FPGA平台上利用Altera公司的收发器PHY IP内核进行设计。内容涵盖Protocol-Specific和NativeTransceiver PHY两种类型的详细介绍，以及Non-Protocol-Specific Transceiver PHY的配置和使用。收发器模块的重配置控制器、复位机制、仿真测试台等关键部分都被逐一剖析。首先，Protocol-Specific Transceiver PHY针对特定通信协议（如10GBASE-R）进行了优化，这部分着重讲解了10GBASE-R PHY IP，包括发布信息、设备系列支持（如Stratix IV、Arria VGT和VGZ/Stratix V等）的性能指标和资源占用。参数化选项和接口详细描述，例如数据接口、状态及时钟接口，以及寄存器及其功能，对于实现高质量的10GBASE-R传输至关重要。 Native Transceiver PHY则提供更为通用的解决方案，可能更适合需要高度定制化的项目。这部分强调了动态重配置在不同Altera器件上的实现，比如Stratix IV和Arria V/Stratix V平台的差异性。此外，指南还提到不支持的特性，以便设计师了解哪些功能可能受限或无法使用。IP内核的安装、授权和设计流程被逐步指导，包括MegaWizard Plug-In Manager的使用，确保了开发过程的顺利进行。对于初学者，有一段入门指南概述了整个设计流程，从IP内核的安装和授权到仿真和实际应用。特别提到了具有早期访问FEC选项的10GBASE-KR PHY IP内核，这可能是针对高可靠性和纠错能力需求的解决方案。最后，仿真测试台的使用和10GBASE-R PHY的TimeQuest时序约束为验证和优化设计提供了实用工具。整体而言，这份用户指南为Altera FPGA中的收发器PHY IP内核设计者提供了全面且深入的技术支持，确保了高效和准确的设计实现。

Avalon-MM PHY 管理接口

您可以使用 Avalon-MM PHY Management 模块读取和写入 PCS 和 PMA 中的控制和状态寄存器，

用于 protocol-specific transceiver PHY。Avalon-MM PHY Management 模块包括 Avalon-MM 主端口

以及从端口，用作桥接。它将其从端口上的嵌入式控制器接收到的命令传输到它的主端口。

Avalon-MM PHY 管理主接口连接 PCS 和 PMA 寄存器的 Avalon-MM 从端口以及 Transceiver

Reconfiguration 模块，使您能够通过一个简单标准的接口管理这些 Avalon-MM 从组件（请参考

Transceiver PHY Top-Level Modules.）。

收发器重配置控制器

Altera 收发器重配置控制器动态地重配置 Arria V、Cyclone V 和 Stratix V 器件中的模拟设置。

重配置使您能够对 28-nm 器件中的工艺，电压和温度（PVT）导致的变化进行补偿。这是包含收

发器的 Arria V、Cyclone V 和 Stratix V 器件所需要的。关于收发器重配置控制器的更多信息，请

参考收发器重配置控制器 IP 内核。如收发器 PHY 复位控制器所描述，复位控制器可以包含在收

发器 PHY 中，或者是一个独立例化的组件。

相关链接

收发器重配置控制器 IP 内核概述 (第 16-1 页)

复位收发器 PHY

本节提供了嵌入式复位控制器和单独例化的 Transceiver PHY Reset Controller IP Core 的概述。

嵌入式复位控制器可确保可靠的收发器链路初始化。复位控制器初始化 TX 和 RX 通道。您可以

禁用 Custom，Low Latency Transceiver 和 Deterministic Latency PHY 中的自动复位控制器。如果你

关闭了嵌入式复位控制器，那么 TX 和 RX 通道的下电，模拟和数字复位复位信号都是收发器

PHY 的顶层端口。您可以使用这些端口设计一个定制的复位流程，或者使用 Altera 提供的收发器

复位控制器 IP 内核。

Transceiver PHY Reset Controller IP Core 处理收发器的所有复位流程，实现成功的操作。因为

Transceiver PHY Reset Controller IP 是明文形式，所以可以对其进行修改以满足您的要求。关于

Transceiver PHY Reset Controller 的更多信息，请参考 Transceiver Reconfiguration Controller IP

Core。

为满足您设计中对不同收发器的不同复位要求，需要例化一个 PHY IP 内核的多个实例。例如，

如果您的设计包括 20 个通道的Ｃ ustom PHY IP 内核，其中 12 个通道使用自动复位控制器运行一个

定制协议，8 个通道需要手动控制 RX 复位，那么要例化 Custom PHY IP 内核的 2 个实例，定制其

中一个实例以使用自动模式，定制另一个实例以使用您自己的复位逻辑。欲了解更多信息，请参

考 Custom PHY General Options 中的“Enable embedded reset control”。

关于 Stratix V 器件中复位控制的更多信息，请参考 Stratix V

器件手册

第 3 卷中的 Stratix V

器件中

的收发器复位控制

。对于 Stratix IV 器件，请参考 Stratix IV

器件手册

第 4 卷中的

复位控制和断

电

。对于 Arria V 器件，请参考 Arria V

器件中的收发器复位控制和断电

。对于 Cyclone V 器件，

请参考 Cyclone V

器件中的收发器复位控制和断电

。

相关链接

• 一般选项参数 (第 9-3 页)

• 收发器 PHY 复位控制器 IP 内核 (第 17-1 页)

UG-01080

2013.12.20

收发器重配置控制器

1-5

Protocol-Specific 和 Native Transceiver PHY 的介绍

Altera 公司

反馈

文件名说明

<instance_name> .v or .vhd 顶层设计文件。

<instance_name> .qip Quartus II 编译所需要的全部文件。

<instance_name> .bsf 用于收发器 PHY 的模块符号文件（.bsf）。

<project_dir>/<instance_name>/ 存储定义协议特定的 PHY IP 内核的 HDL 文件

的目录。这些文件用于综合。

sv_xcvr_native.sv 定义收发器。它包括 PCS 和 PMA 模块和

Avalon-MM PHY 管理接口的例化。

stratixv_hssi_ <module_name> _rbc. sv 这些文件对指定的模块进行基于规则的检查。

例如，如果 PLL 类型，数据速率和 FPGA 架构

收发器接口宽度不兼容，那么检查程序会报告

一个错误。

altera_wait_generate.v 对包括反压的协议特定的收发器 PHY IP 内核生

成等待请求(waitrequest)。

alt_reset_ctrl_tgx_cdrauto.sv 包括复位控制器逻辑。

<instance_name> _phy_assignments.qip 包括一个 PLL_TYPE 赋值语句的示例，用于对

设计中的每个 PLL 指定 PLL 类型。可用的类型

有时钟乘法器单元（CMU）和辅助发送

（ATX）。

<project_dir>/<instance_name> _sim/ altera_xcvr_

<PHY_IP_name>/

仿真目录。

<project_dir>/<instance_name>_sim/ aldec 用于 Riviera-PRO 仿真工具的仿真文件。

<project_dir>/<instance_name>_sim/ cadence 用于 Cadence 仿真工具的仿真文件。

<project_dir>/<instance_name>_sim/ mentor 用于 Mentor 仿真工具的仿真文件。

<project_dir>/<instance_name>_sim/ synopsys 用于 Synopsys 仿真工具的仿真文件。

已经通过下面的仿真器测试 Verilog 和 VHDL 收发器 PHY IP 内核：

•

ModelSim SE

•

Synopsys VCS MX

•

Cadence NCSim

如果对您的收发器 PHY 选择了 VHDL，那么由 Quartus II 软件生成的包装器(wrapper)是用 VHDL

编写的。所有底层文件都是用 Verilog 或 System Verilog 编写的。要使用 VHDL-only ModelSim 许

可来使能仿真，用于收发器 PHY 的底层 Verilog 和 System Verilog 文件要加密，以便用于顶层

VHDL 包装器，而无需使用混合语言仿真器。

关于使用 ModelSim 进行仿真的详细信息，请参考 Quartus II Handbook 卷 3 中的 Mentor Graphics

ModelSim Support 章节。

收发器 PHY IP 内核不支持 Quartus II 软件中的 NativeLink 功能。

UG-01080

2013.12.20

运行仿真测试台

1-7

Protocol-Specific 和 Native Transceiver PHY 的介绍

Altera 公司

反馈

使用 ip-make-simscript 生成定制仿真脚本用于多收发器 PHY

使用 ip-make-simscript 实用程序生成仿真命令脚本,用于多收发器 PHY 或者 Qsys 系统。指定所

有仿真程序包描述符文件(.spd)。.spd 文件列出了相应 IP 内核所需要的仿真文件。MegaWizard

Plug-In Manager 和 Qsys 生成.spd 文件。

当指定多个.spd 文件时，ip-make-simscript 实用程序生成单个仿真脚本，其中包含所有需要的

仿真信息。TOP_LEVEL_NAME 的默认值是 IP 内核或 Qsys .spd 文件中定义的 TOP_LEVEL_NAME。如果

这不是您设计中的顶层实例，那么要指定您的测试台或设计的顶层实例。

您可以在脚本中设置相应的变量或直接在脚本中编辑变量赋值。如果仿真脚本是一个能够在仿真

器中生成 Tcl 文件，那么要在生成此脚本前要设置相关变量。如果仿真脚本是一个 shell 脚本，那

么将作为命令行参数的变量传递给 shell 脚本。

在命令提示符中输入下面命令来运行 ip-make-simscript：

<ACDS installation path>\quartus\sopc_builder\bin\ip-make-simscript

下表列出了此实用程序提供的一些选项。

表 1-3:

ip-make-simscript

实用程序的选项

选项说明状态

--spd=<file>

描述编译的文件列表和存储器模型层次结

构。如果您的设计包括多个 IP 内核或者包

括含有.spd 文件的 Qsys 系统，那么对每个

文件都使用此选项。例如：

ip-make-simscript --spd=ip1.spd --

spd=ip2.spd

需要的

--output-

directory=<directory>

指定输出文件的位置的目录路径。如果未

指定，那么默认设置是运行 ip-make-

simscript 的目录。

可选的

--compile-to-work

编译全部设计文件到默认的工作库。仅当

遇到通过多个库管理您的仿真的问题时，

才使用此选项。

可选的

--use-relative-paths

尽可能使用相关路径可选的

要了解关于 ip-make-simscript 的所有选项，请在命令提示符下输入：

<ACDS installation path>\quartus\sopc_builder\bin\ip-make-simscript --help

相关链接

•

Mentor Graphics ModelSim Support

• 仿真 Altera 设计

不支持的特性：

Qsys 当前版本不支持协议特定的本地收发器 PHY 收发器。

1-8

不支持的特性：

UG-01080

2013.12.20

Altera 公司

Protocol-Specific 和 Native Transceiver PHY 的介绍

反馈

入门指南概述

2013.12.20

UG-01080

反馈

本章节概述了 Altera IP 内核设计流程，帮助您快速着手 Altera IP 内核的设计。

Altera IP Library 是 Quartus II 安装过程的一部分。您可以从 Alter IP 库中选择任何的 Altera IP 内核

并进行参数化。Altera 提供一个整合的参数编辑器，使您能够定制 IP 内核以支持多种应用。此参

数编辑器将引导您完成参数值的设置和可选端口的选择。以下部分介绍了 Altera IP 内核的总体设

计流程及使用。

IP 内核的安装和授权

Altera IP 库随 Quartus II 软件发布，可从 Altera 网站下载。

下图显示了 Altera IP 内核安装后的目录结构，其中<path>是安装目录。在 Windows 中的默认安装

目录为 C:\altera\<version number>；在 Linux 中是/opt/altera<version number>。

图 2-1: IP 内核目录结构

<path>

安装目录

包含Altera IP库和第三方IP内核

altera

包含Altera IP库

alt_mem_if

包含UniPHY IP内核文件

您可以在仿真和硬件中评估 IP 内核，直到对它的功能和性能满意为止。当您的设计要转化为产品

时，对于某些 IP 内核，你需要购买授权许可。当购买 Altera IP 内核的授权许可时，您可以从

Altera 网站的 Altera Licensing 网页中索取许可文件，并安装到您的电脑中。关于其他信息，请参

考 Altera

软件安装和授权

。

相关链接

•

Altera

• Altera 授权

trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as

trademarks or service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performance

of its semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any

products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information,

product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device

specifications before relying on any published information and before placing orders for products or services.

ISO

9001:2008

Registered

www.altera.com

101 Innovation Drive, San Jose, CA 95134

剩余614页未读，继续阅读

染不尽的流年

粉丝: 3508
资源: 200

ALTERA FPGA收发器PHY IP全面指南：配置与应用详解

Intel Arria 10收发器PHY中文使用指南

Intel Cyclone10 GX收发器PHY全面指南：17.1.1 更新详解

UTMI+1.0 USB PHY IP接口设计标准文档解析

EP4C10 FPGA+RTL8211以太网PHY GMII-UDP-Loopback测试Verilog源码quartus工程

FPGA+OV5640摄像头+RTL8211以太网PHY 实现数据采集UDP以太网传输Verilog源码quartus工程

Intel Cyclone10 GX 收发器 PHY 用户指南

Arria 10 收发器 PHY 用户指南 中文资料

Altera Transceiver PHY IP Core User Guide

Altera FPGA Jesd204b IP核用户手册

W6100 WizNet MAC+PHY SPI接口网络芯片.rar_MAC+PHY_mac phy_w6100_网口芯片

最新资源

Arria 10 收发器 PHY 用户指南中文资料