FPGA培训：非阻塞与阻塞赋值语句的区别及课程安排

本篇文章主要介绍了在FPGA设计中两种不同类型的赋值语句——非阻塞赋值（non-blocking assignment）和阻塞赋值（blocking assignment）的区别要点。非阻塞赋值通常用于Verilog或其他高级硬件描述语言中，其特点包括： 1. 并行性：在Verilog模块内部，非阻塞赋值语句 `b <= a` 的执行是与同一时间步内的其他赋值操作同时进行的，不会阻塞后续代码的执行。 2. 行为描述：非阻塞赋值反映的是逻辑状态的变化，而不是立即的结果，适合于描述连续逻辑行为，如流水线或异步数据传输。 3. 推荐使用：在可综合的Verilog模块设计中，非阻塞赋值被推荐使用，因为它在硬件实现上更为清晰，避免了潜在的时序问题。 相比之下，阻塞赋值 `b = a` 的特点是： 1. 顺序执行：阻塞赋值会确保当前赋值操作完成后，才会执行后续语句。这种语句在时序上更为严格，但可能不适合描述某些实时性要求不高的逻辑。 2. 时序不确定性：由于阻塞赋值在硬件层面没有明确的对应电路，其综合后的实现方式取决于具体的设计工具和目标架构，可能会导致编译后的硬件行为不确定。 3. 不推荐场合：在时序要求严格的系统设计中，或者对于那些希望控制信号更新顺序的情况，阻塞赋值可能不是最佳选择。 此外，文章还提到了一个关于FPGA培训的课程安排，包括理论教学（每次2小时，共44小时）、实验指导（每次4小时，共20小时）以及上机实验和面试考核（4小时）。课程强调理论与实践相结合的学习方法，并给出了具体的考核标准，包括听课表现、课后复习、实验操作和最终考核所占的比例。 总结来说，本文通过对比分析两种赋值语句的特性和适用场景，帮助读者在FPGA设计中做出正确的选择，同时也提供了实用的学习资源和培训课程信息。对于深入理解Verilog编程和FPGA设计的学生和工程师来说，这篇文章具有很高的参考价值。