FPGA培训:非阻塞与阻塞赋值语句的区别及课程安排
需积分: 35 36 浏览量
更新于2024-07-13
收藏 589KB PPT 举报
本篇文章主要介绍了在FPGA设计中两种不同类型的赋值语句——非阻塞赋值(non-blocking assignment)和阻塞赋值(blocking assignment)的区别要点。非阻塞赋值通常用于Verilog或其他高级硬件描述语言中,其特点包括:
1. 并行性:在Verilog模块内部,非阻塞赋值语句 `b <= a` 的执行是与同一时间步内的其他赋值操作同时进行的,不会阻塞后续代码的执行。
2. 行为描述:非阻塞赋值反映的是逻辑状态的变化,而不是立即的结果,适合于描述连续逻辑行为,如流水线或异步数据传输。
3. 推荐使用:在可综合的Verilog模块设计中,非阻塞赋值被推荐使用,因为它在硬件实现上更为清晰,避免了潜在的时序问题。
相比之下,阻塞赋值 `b = a` 的特点是:
1. 顺序执行:阻塞赋值会确保当前赋值操作完成后,才会执行后续语句。这种语句在时序上更为严格,但可能不适合描述某些实时性要求不高的逻辑。
2. 时序不确定性:由于阻塞赋值在硬件层面没有明确的对应电路,其综合后的实现方式取决于具体的设计工具和目标架构,可能会导致编译后的硬件行为不确定。
3. 不推荐场合:在时序要求严格的系统设计中,或者对于那些希望控制信号更新顺序的情况,阻塞赋值可能不是最佳选择。
此外,文章还提到了一个关于FPGA培训的课程安排,包括理论教学(每次2小时,共44小时)、实验指导(每次4小时,共20小时)以及上机实验和面试考核(4小时)。课程强调理论与实践相结合的学习方法,并给出了具体的考核标准,包括听课表现、课后复习、实验操作和最终考核所占的比例。
总结来说,本文通过对比分析两种赋值语句的特性和适用场景,帮助读者在FPGA设计中做出正确的选择,同时也提供了实用的学习资源和培训课程信息。对于深入理解Verilog编程和FPGA设计的学生和工程师来说,这篇文章具有很高的参考价值。
114 浏览量
142 浏览量
1222 浏览量
2022-09-22 上传
279 浏览量
2022-01-28 上传
2022-11-07 上传
2010-01-27 上传
2022-11-07 上传
鲁严波
- 粉丝: 26
最新资源
- Sybase15系统管理指南:AdaptiveServerEnterprise中文手册
- Sybase15 AdaptiveServerEnterprise 中文系统表手册
- Eclipse IDE详解:从基础到高级设置
- 深入学习Java:Bruce Eckel的第四版思维之书
- Eclipse整合开发工具基础教程详解
- NIOS II 开发教程:从用户指令到DMA与UART实战
- 操作系统的LRU页面置换算法实现
- STL实战指南:提升编程效率与应对挑战
- TMS320C54XX DSP硬件结构与设计解析
- 自编数据结构文本编辑器实现与错误修正
- VC++6.0实现密码学大数加减乘除源代码示例
- Java贪吃蛇游戏实现:SnakeGame.java代码解析
- 适应性外包发展:寻找最合适的技术与策略
- Libsvm与Matlab集成:教程与路径设置详解
- Oracle 10g 数据库基础概念详解
- S3C6410 RISC Microprocessor User's Manual