2022年DDR5小尺寸直插内存模块(SODIMM)JESD309通用标准

版权申诉

5星 · 超过95%的资源 128 浏览量更新于2024-07-03 2 收藏 1.08MB PDF 举报

JESD309 2022 DDR5 Small Outline Dual Inline Memory Module (SODIMM) Common Standard 是由JEDEC（固态技术协会）发布的一份最新标准文档，于2022年6月更新。该标准主要针对的是新一代的DDR5内存模块设计，特别适用于紧凑型SODIMM（Small Outline Dual Inline Memory Module）规格，这是一种广泛应用于笔记本电脑、平板电脑和其他小型便携设备中的内存形式。在JEDEC的这份标准中，他们强调了标准化的重要性，目的是消除制造商与购买者之间的误解，确保产品间的互换性和兼容性，以及帮助消费者快速选择最适合的内存产品，无论是在国内还是国际市场上。JEDEC标准制定过程中，会通过董事会和法律团队的严格审查，确保内容的准确性和合法性。值得注意的是，JEDEC在采纳标准时并不考虑可能涉及的专利问题，无论是专利权本身还是采用标准可能涉及的材料或工艺。这样做的前提是，JEDEC不承担对专利所有者的任何责任，也不对采用标准的各方承担义务。这种做法旨在保持技术进步的开放性和公平性，促进整个行业的健康发展。 DDR5 SODIMM根据JESD309标准规范，其特性包括但不限于更高的数据传输速度、更低的功耗、更大的容量以及更优化的信号完整性。这些改进对于提升设备性能、减少系统延迟和能耗至关重要。此外，标准还涵盖了内存模块的电气特性、机械尺寸、测试方法和封装要求等细节，以确保全球范围内的产品质量一致性。 JESD309 2022 DDR5 Small Outline Dual Inline Memory Module SODIMM Common Standard是JEDEC为了推动电子行业向更高性能和效率迈进的关键规范，对于设计、生产和使用此类内存组件的工程师、制造商以及消费者来说，理解和遵循这一标准是至关重要的。通过遵循这一标准，所有相关方都能在开发和采购过程中享受到更好的互操作性和稳定性。

JEDEC Standard No. 309

-iii-

Contents (cont'd)

Tables

Pages

Table 1 —Product Family Attributes ............................................................................................................ 2

Table 2 — Environmental Parameters (Example) ........................................................................................ 2

Table 3 — Pin Definition .............................................................................................................................. 3

Table 4 — Input/Output Functional Description ......................................................................................... 4

Table 5 — DDR5 SODIMM 262 Pin Connector Pin Wiring Assignments.................................................. 5

Table 6 — PMIC Register setting for the Soft Stop ..................................................................................... 8

Table 7 — DDR5 x8 SDRAM Pad Array ..................................................................................................... 8

Table 8 — DDR5 x16 SDRAM Pad Array ................................................................................................... 9

Table 9 — Decoupling Capacitor Guidelines ............................................................................................. 10

Table 10 — Simulation Conditions Example ............................................................................................. 12

Table 11 — CK, CMD/ADR and CS Group Length Matching Rules ........................................................ 13

Table 12 — Data and Strobe Group Length Matching Rules .................................................................... 16

Table 13 — Plane Referencing ................................................................................................................... 20

Table 14 — Routing Space Constraints ...................................................................................................... 21

Table 15 — Preferred 10 Layer Stackup for SO-DIMMs ........................................................................... 23

Table 16 — Preferred 8 Layer Stackup for SODIMMs .............................................................................. 24

Table 17 — Target Impedance Assignment by Signal Type ...................................................................... 25

Figures

Pages

Figure 1 — Net Structure Example for Two Rank DIMM ......................................................................... 11

Figure 2 — Fly By Topology Example ...................................................................................................... 13

Figure 3 — Command/Address Routing Topology Example ..................................................................... 14

Figure 4 — ALERT_n Wiring Examples ................................................................................................... 17

Figure 5 — RESET_n Wiring Example ..................................................................................................... 18

Figure 6 — Via Compensation Explanation ............................................................................................... 19

Figure 7 — Sideband Bus Wiring Example ................................................................................................ 25

Downloaded by 65 56 (cdm_lj@163.com) on Jun 13, 2022, 1:24 am PDT

JEDEC

剩余35页未读，继续阅读

std7879

粉丝: 124
资源: 2236

2022年DDR5小尺寸直插内存模块(SODIMM)JESD309通用标准

JEDEC MODULE 4_20_25_AnnexK-R33-2023 Annex K, Raw Card K, in

【最新版可复制文字】 JESD309 2022 DDR5 Small Outline Dual Inline Memory

JESD308 2022 DDR5 Unbuffered Dual Inline Memory Module (UDIMM)

【最新版可复制文字】 JESD308 2022 DDR5 Unbuffered Dual Inline Memory

【最新版可复制文字】 JEDEC JESD308 2022 DDR5 Unbuffered Dual Inline

JESD305 2022 DDR5 Load Reduced (LRDIMM) and Registered Dual

【最新版可复制文字】 JESD305 2022 DDR5 Load Reduced (LRDIMM) and

【最新版可复制文字】 JEDEC JESD305 2022 DDR5 Load Reduced (LRDIMM)

【最新版可复制文字】 JEDEC JESD309-S4-RCD_v1 2022 DDR5 SODIMM Raw

【最新版可复制文字】 JEDEC JESD309-S0-RCC_v1 2022 DDR5 SODIMM

最新资源