![](https://csdnimg.cn/release/download_crawler_static/85945995/bg5.jpg)
从上述图中可以看出,当加计数到最大值 9 后自动进行减计数;当减计数到最小值 0 后
自动进行加计数,如此不断循环。所以要解决的关键问题是:电路如何自动产生加/减计数控
制信号 M。
其中的一种设计思路如图 2-3 所示。
加/减计数
控制电路
CPU
CPD
计数器减计数到 0 产
生的脉冲信号
加 / 减 计
数 控 制
信号 M
加/减计数控
制信号产生
电路
CLK
计 数 器 加 计 数 到
124 产生的脉冲信
号
图 2-2 自动控制信号产生电路的设计思路图
2.2.3 手动脉冲设计思路
当电路不暂停的时候,计数器自动计数。当按下暂停的时候,计数器停止计数。这时可
以手动输入脉冲,通过分析可得设计方案图如图 2-3 所示。
CLK
手动脉冲信号
暂停信号=0
信 号 控 制
电路
CLK
CLK
手动脉冲信号
暂停信号=1
信 号 控 制
电路
手动脉冲信号
图 2-3 手动脉冲设计思路图
学习文档 仅供参考