外测试方法：VLSI集成电路数据流与可测性设计详解

外测试方式操作时的数据流，通常应用于大规模集成电路（VLSI）的测试，特别是在边界扫描测试中，这是一种关键的测试手段。在VLSI设计中，测试方法学和可测性设计是至关重要的组成部分，它们涉及到电路的深入理解和优化。VLSI测试涉及多个步骤，以确保集成电路的正常功能和故障检测。 首先，外测试指令被加载到指令寄存器并译码，然后进行以下操作： 1. **移位数据寄存器**：激励数据通过测试设备接口（TDI）进入与器件输出引脚相连的单元，这是数据传输的第一阶段，目的是将测试信号注入到待测电路。 2. **刷新数据寄存器**：一旦所有数据都已准备就绪，这些数据被锁定并施加到外部互连上，确保信号能准确到达被测设备。 3. **捕获数据寄存器**：被测器件的输入引脚捕获互连上的数据，这一阶段涉及信号的接收和检测，以便于后续分析。 4. **移位数据寄存器**：测试结果通过边界扫描寄存器返回（TDO），以便读取和处理，确认测试过程的正确性和有效性。 这种测试方式可以检测多种故障类型，如开路、短路或桥接故障，因为它是通过隔离器件内部逻辑与输入/输出引脚来实现的，从而减少了干扰并提高了诊断准确性。 图7.14和7.15提供了直观的示意图，展示了输入和输出边界扫描寄存器以及内部系统逻辑之间的数据流动。这些图有助于理解整个测试流程，并强调了不同步骤中的器件区分。 《VLSI测试方法学和可测性设计》这本书详细介绍了VLSI测试的各个方面，包括基本概念、理论，数字电路的描述和模拟，组合电路和时序电路的测试方法，专用可测性设计技术（如扫描和边界扫描），IDDQ测试、随机和伪随机测试，以及内存、SoC等复杂电路的可测性设计策略。它不仅适合集成电路设计、制造、测试的专业人员，也是高等教育机构中高年级学生和研究生的教材，旨在提供全面的技术支持和实践指导。 外测试是VLSI电路测试的关键环节，对于确保集成电路的性能和可靠性至关重要。深入理解这个过程不仅有助于提升电路设计的质量，也有助于故障诊断和修复，从而推动整个集成电路产业的发展。