FPGA实现的二阶FLL-三阶PLL融合载波跟踪：高动态性能与精度兼顾

本文主要探讨了卫星定位接收机载波跟踪的设计与实现，特别是在现代信息技术背景下，利用FPGA（现场可编程门阵列）来优化这一关键过程。文章首先对比分析了载波频率跟踪（FLL）和载波相位跟踪（PLL）两种技术的优缺点。FLL以其良好的动态性能而常用于高动态接收机，但测量精度相对较低；相比之下，PLL虽然在相同信噪比下有更高的精度，但动态性能稍逊。 作者提出了一个创新的方案，结合了一阶和二阶FLL以及三阶PLL，以实现更好的动态性能与跟踪精度的平衡。这个设计选择在FPGA，如Altera Cyclone II系列的EP2C70上实现，利用Verilog硬件描述语言进行编程。Verilog的使用使得设计能够高效地在硬件层面实现，同时保持了灵活性。 文章的核心部分详细阐述了载波跟踪方案设计，包括FLL的CDPAFC鉴频算法，其利用解扩后的信号去除数据位影响，确保鉴频准确。当FLL的精度不足以满足要求时，系统会自动切换到科斯塔斯环进行更精确的相位跟踪。科斯塔斯环的误差控制量设计也得到了讨论，强调了数据位的正负并不会影响环路的鉴相特性。 实验测试结果显示，这种结合FLL和PLL的策略有效地提高了动态性能和跟踪精度，达到了设计目标，对于全球卫星导航系统（GNSS）接收机的基带处理有着重要的实际应用价值。本文为高性能卫星定位接收机的载波跟踪设计提供了一种实用且高效的解决方案，展示了FPGA在现代导航系统中的重要角色。