8PSK维特比软译码的DSP实现优化：短波串行MODEM中的高效方案

该篇论文深入探讨了短波串行调制解调器（Serial ModeM Demodulator, SMD）中8PSK（8-Phase Shift Keying）维特比软译码的数字信号处理器（Digital Signal Processing, DSP）实现方法。作者蔚原野和赵振纲针对当前广泛使用的卷积码译码算法中的一个关键挑战——对数似然比（Log-Likelihood Ratio, LLR）的计算，提出了创新的简化策略。 传统的LLR计算方法在硬件实现上过于复杂，难以满足实时性和效率的需求。为了克服这个问题，论文引入了空间换时间（Space-Time Transformation）的概念，通过对星座图进行量化，预先计算出每个量化区域的似然比。这种方法消除了译码过程中对LLR的实时计算，使得译码过程可以直接从预计算的表格中获取似然信息，显著提高了译码速度。此外，通过接收信号的稳幅处理，论文还指出这能够提升误码率性能，因为稳幅有助于减小噪声的影响。 在实际应用中，译码过程仅需进行稳幅操作、数据访问和下标计算，大大减少了运算负担。而且，由于利用了格雷码（Gray Code）的特性，制表量得以大幅度减小，只需通常大小的一半存储空间即可满足需求，进一步优化了硬件资源的利用率。 该研究的重要贡献在于提供了一种高效且易于硬件实现的8PSK维特比软译码方案，这对于提高短波串行MODEM的性能和降低成本具有实际价值。关键词包括信道编码、维特比译码、查表法和稳幅技术，这些都反映了论文的核心内容和研究焦点。这篇论文对于从事信道编码和信号处理领域的工程师以及科研人员来说，是一篇具有实用参考价值的文献。