北邮计算机系统结构实验五：指令调度与延迟分支优化

本实验是北邮计算机系统结构课程的一部分，主要关注指令调度与延迟分支技术在CPU性能优化中的应用。实验的目的是让学生深入理解这两种关键的硬件设计策略，包括它们如何处理流水线中的数据冲突，以及如何提高处理器的效率。 首先，实验目标包括： 1. 深化对指令调度技术的理解，即如何有效地分配和安排指令在流水线的不同阶段执行，以减少或消除数据依赖性和资源冲突。 2. 学习延迟分支技术，了解其如何处理分支指令，避免因分支预测错误导致的流水线停滞，提升CPU的吞吐量。 实验平台是MIPSsim，一个指令级和流水线操作级模拟器，它允许学生在模拟环境中实际操作和观察指令调度的效果。实验步骤涉及以下几个关键环节： - 启动MIPSsim，并熟悉流水线各段的功能和寄存器作用，以便于理解数据流动的过程。 - 将模拟器设置为流水线工作模式，以便模拟真实的处理器执行环境。 - 使用预设的schedule.s程序，观察原始情况下流水线中的冲突，如RAW数据冲突和写后读冲突的具体示例。 - 关闭定向功能，这有助于更准确地识别冲突来源。 - 分析并记录冲突次数、冲突的指令组合以及总的时钟周期数，这将作为改进的基础。 然后，学生需要自己尝试指令调度，修改源程序以消除冲突。这可能涉及到调整指令执行顺序，例如，通过重排指令，使得数据可以按需到达，或者通过延迟分支技术改变分支处理的时机。在这个过程中，学生需要保证程序的正确性，但不必追求最优解，而是着重于理解和实践调度策略。 最后，学生将修改后的程序保存为afer-schedule.s，并再次运行，比较原始程序和经过调度后的程序在性能上的差异。这将有助于学生深化对指令调度技术在解决实际问题中的应用和意义的理解。 通过这个实验，学生不仅能掌握指令调度和延迟分支的基本原理，还能提升他们的编程技巧和问题解决能力，为后续的系统设计和优化打下坚实基础。