Cadence SPB 15.5强化测试点功能与密度检查

"Cadence SPB 15.5是一个重要的版本更新，主要集中在增强测试点的选择和分析功能，以及提供更多的设计优化工具。这个版本带来了显著的改进，以提高电路板设计的效率和质量。 首先，Cadence SPB 15.5在测试点的选择上做了重大升级。设计师现在可以轻松地将SMT形式的测试点添加到线段上，实现在线选择，这在改版后选点时非常有用。新添加的报表和属性允许控制特定信号的焊针数量，甚至可以选择是否允许在组件下方设置测试点。此外，增强的选点和分析功能使设计师能够在考虑成本和可用性的基础上做出更优的决策。新的用户界面简化了定义焊点参数和选针类型的过程，避免了重复设置，提高了工作效率。 该版本引入的"Via ReplacementMappings"功能允许用户根据层面设定不同通孔焊点的正面和反面测试点替换关系。这些设置可以导出为CSV文件，方便在其他电路板设计中加载和复用，增强了标准化和一致性。 "ProbeTypeAttributes"功能则提供了定义常用测试点间距的能力，如100, 75, 和50 mil。这有助于选择最适合的测试点，并可以设定不同的符号表示，以在选择过程中提供指导。在自动选点过程中，软件会按照设定的间距顺序进行扫描，优先保持已选择的测试点，以确保最佳的点选择顺序。 密度检查（Density Checker）是另一个亮点，特别针对BGA等高密度区域可能出现的问题。过密的测试点可能导致板子损坏或接触不良。新功能允许用户设定检查面积大小，程序会逐步检查区域内测试点的数量，如果超过预设最大值，系统将警告潜在问题。密度检查有两种模式：单位面积检查和组件面积检查，前者允许自定义检查区域的大小，后者则专注于特定组件周围的区域。 Cadence SPB 15.5通过改进测试点处理、增强分析工具和提供新的设计检查功能，显著提升了电子设计自动化（EDA）流程的效率和质量，使得电路板设计师能够更精确、更高效地完成他们的工作。"