Candence NC-Verilog 中文教程：SimVision调试环境详解

"NC-Verilog使用中文文档" NC-Verilog是一款由Candence公司提供的Verilog仿真器，专为硬件描述语言（Verilog）的设计验证而设计。本教程旨在帮助用户熟悉如何使用NC-Verilog进行设计仿真及问题调试。通过一个使用Verilog编写的饮料分配机实例，用户可以学习到以下关键知识点： 1. **编译Verilog源文件**：在NC-Verilog中，首先需要将Verilog代码编译成可执行的仿真模型。这涉及到使用NC-Launch工具，它提供了一个图形用户界面，用于配置编译器、描述器和仿真器。 2. **使用NC-Launch**：NC-Launch是管理大型设计项目的重要工具，它不仅支持编译，还能配置和启动其他工具，如SDF编译器、HDL分析与Lint检查、代码覆盖率分析器、NCBrowse以及比较扫描等，以确保设计的正确性和优化。 3. **设计仿真**：在NC-Launch上启动仿真，可以观察设计的行为并测试其功能。仿真过程中，设计会被执行，其行为和结果可以通过各种窗口进行监控。 4. **SimVision调试环境**：SimVision是Candence仿真器的集成图形化调试工具，适用于Verilog、VHDL、SystemC以及混合语言设计的调试。它提供了多种模式来协助用户定位和解决问题。 - **Simulate模式**：在这个模式下，用户可以实时查看仿真数据，并通过设置断点和逐步执行来控制仿真流程。SimVision提供了多个窗口工具，如控制台窗口、源浏览器、设计浏览器、循环阅读器、原理图追踪器、信号流浏览器和波形窗口，以及寄存器窗口。这些窗口之间的联动性使得用户可以方便地在不同视图之间切换和同步。 - **Post-processing environment (PPE)模式**：此模式适用于仿真结束后对数据的分析。在PPE模式下，用户可以详细检查仿真结果，所有窗口仍然保持联动，允许用户在不同视图间选择和分析目标。 5. **调试工具的使用**：SimVision的各个窗口工具各有作用，例如： - 控制台窗口显示命令输出和错误信息。 - 源浏览器用于查看和编辑源代码。 - 设计浏览器用于查看设计结构。 - 循环阅读器帮助分析每个时钟周期的行为。 - 原理图追踪器可视化信号路径。 - 信号流浏览器展示信号的流动路径。 - 波形窗口是观察信号值随时间变化的主要工具。 - 寄存器窗口用于查看和修改寄存器状态。 6. **仿真数据存储**：在PPE模式下，需要先完成一次仿真，然后保存仿真数据以便后期分析。 通过学习和实践NC-Verilog及SimVision，工程师能够有效地验证和调试Verilog设计，确保硬件设计的准确性和可靠性。无论是初学者还是经验丰富的工程师，都能从这个中文文档中获益，提升他们的设计验证技能。