FPGA实现的PCI总线协议转换驱动设计详解

本文主要讨论了执行PCI总线协议的FPGA实现及驱动设计中的两种转换模式——单次转换模式和连续转换模式，针对的是CS5531/32/33/34系列的16/24位超低噪声PGIA模数转换器。CS5531/32适用于2通道，而33/34则增加到4通道，每款器件都具有优异的特性，如斩波稳定增益可编程的仪表放大器，提供低至6nV/Hz的噪声水平，以及2/4通道差动输入。这些ADC特别适合测量领域如称重仪表、过程控制、科学和医疗应用。 单次转换模式（MC=0）的特点是在用户发出转换命令后，ADC进行一次性转换，转换结果需要40个SCLK周期读取。由于SCLK与振荡器可能有±8（FRS=0）或±10（FRS=1）个时钟偏差，所以转换时间会相应变化。每次转换完成后，ADC会返回到命令模式等待新的命令。 连续转换模式（MC=1）允许在接收到转换命令后，ADC按照通道设置寄存器（CSR）的信息持续进行转换，直至SDO下降或者用户指定退出。连续模式下，不需要每次都读取转换结果，只需根据SDO状态获取所需数据。不过，首次转换可能因为启动时间较长而需要额外处理。同时，连续转换过程中需要注意滤波器驻留系数的清零问题，以确保转换精度。 此外，CS5531/32/33/34系列ADC采用简单的SPI和Microwire兼容的三线串行接口，便于与微处理器通信，且内置校准寄存器和可编程字速率选项，提供了50或60Hz的频率抑制，以及灵活的电源配置，包括+5V、+2.5V、+3V供电方式，满足不同应用需求。 这篇文档详细介绍了如何通过FPGA实现和驱动这些高性能ADC，以及如何根据不同应用场景正确选择和配置转换模式，确保数据采集的高效性和准确性。这对于电子工程师在设计基于这些器件的系统时具有重要的参考价值。