0.25μm BiCMOS工艺下的高性能全差分S/H电路设计及仿真

本文主要探讨的是全差分BiCMOS采样保持电路的仿真设计，针对传统模拟/数字转换器(S/H)电路存在的失真问题和静态工作点稳定性不足，作者采用了先进的0.25μm BiCMOS工艺，旨在构建一款高性能的10位全差分电路。设计的关键创新点在于改进型自举开关电路和双通道开关电容共模反馈电路(CMFB)。 在电路结构方面，作者参照了S/H电路的基本架构，通过自举开关N1和N2以及NMOS开关N3~N8来实现采样和保持功能。自举开关设计巧妙地避免了开关动作时对输入信号的干扰，通过调整时钟信号的控制，确保开关在线性区工作，从而减少失真。此外，通过下极板采样技术和合适的时间常数RC的选择，提升了电路的采样速率。 针对输入端的栅-源自举开关，设计者特别注意到了CMOS开关非线性特性可能导致的信号失真和幅度波动。通过设计成自举开关形式，保持栅-源电压在VDD范围内，有效地减小了导通电阻的非线性变化，从而最大限度地降低了失真，提高了电路的连续时间信号采样能力。 双通道开关电容共模反馈电路(CMFB)的作用在于抑制共模噪声，保证输出信号的精度。其创新性体现在它能够通过两个独立的反馈通道，有效地平衡电路的动态性能和稳定性，这对于高性能的ADC来说至关重要。 这篇论文不仅介绍了全差分BiCMOS采样保持电路的理论基础，还详细阐述了关键组件的设计策略和技术优化，为模拟/数字转换器的高性能设计提供了有价值的技术解决方案。通过仿真验证，这种设计有望显著提升电路的性能指标，为电子电路设计与仿真领域带来新的突破。