FPGA开发实战指南：工程师进阶设计宝典
需积分: 9 36 浏览量
更新于2024-07-31
收藏 4.79MB PDF 举报
《FPGA开发全攻略—工程师创新设计宝典上册》是一部针对FPGA工程应用的专业指南，旨在帮助电子工程师理解和掌握FPGA的设计与开发。该书分为基础篇和深入内容，涵盖了多个关键环节：
1. **配置方法**：书中详细介绍了FPGA的多种配置方式，包括主串模式（最常用），SPI串行Flash配置，从串配置，JTAG配置，以及System ACE配置方案，这些是确保FPGA正常工作的基础。
2. **大规模设计调试**：针对大型设计，作者分享了ChipScope Pro组件的实际应用案例，帮助读者理解如何有效进行调试，保证设计质量。
3. **IP和算法应用**：章节中讨论了IP核的概述，以及FFT IP核的具体应用，这些都是FPGA设计中的核心组件，能够加速系统开发和性能优化。
4. **赛灵思专用HDL开发技巧**：作者特别关注了赛灵思FPGA的体系结构特点和芯片专用代码风格，这对于使用赛灵思平台的工程师来说至关重要。
5. **新一代开发工具**：书中介绍了ISE Design Suite 10.1这款工具，包括其功能概述和创新特性，有助于读者升级技能并提高开发效率。
6. **第三方软件配合**：作者强调了如何有效地结合Synplify Pro、ModelSim、MATLAB等第三方软件，实现联合开发流程，提升设计的灵活性和效率。
7. **低功耗设计挑战**：在经济危机背景下，书中还探讨了征服FPGA低功耗设计的策略，帮助工程师应对现实中的挑战。
8. **进阶路线**：最后，作者提出了一条FPGA设计的进阶道路，鼓励工程师不断学习和提升，持续适应技术发展。
这本书不仅提供了理论知识，还包含了丰富的实战经验和实用技巧，适合初级到中级的FPGA开发者，旨在推动他们在FPGA领域的发展和创新。通过阅读这本书，工程师们可以更深入地理解和掌握FPGA开发的关键技术，提高他们的设计能力。
16.
FPGA开发全攻略
—
工程师创新设计宝典
上册 基础篇
所以 PLD 能以乘积和形式完成大量的逻辑组合。
第 3 阶段赛灵思和 Altera 分别推出了与标准门阵列类似的 FPGA 和类似于 PAL 结构的扩展性 CPLD，提高
了逻辑运算的速度，具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点，兼容了 PLD 和通用门阵
列的优点，能够实现超大规模的电路，编程方式也很灵活，成为产品原型设计和中小规模 ( 一般小于 10000) 产
品生产的首选。这一阶段，CPLD、FPGA 器件在制造工艺和产品性能都获得长足的发展，达到了 0.18 工艺和
系数门数百万门的规模。
第 4 阶段出现了 SOPC 和 SOC 技术，是 PLD 和 ASIC 技术融合的结果，涵盖了实时化数字信号处理技术、
高速数据收发器、复杂计算以及嵌入式系统设计技术的全部内容。赛灵思和 Altera 也推出了相应 SOCFPGA 产品，
制造工艺达到 65nm ，系统门数也超过百万门。并且，这一阶段的逻辑器件内嵌了硬核高速乘法器、Gbits 差分
串行接口、时钟频率高达 500MHz 的 PowerPC™ 微处理器、软核 MicroBlaze、Picoblaze、Nios 以及 NiosII，
不仅实现了软件需求和硬件设计的完美结合，还实现了高速与灵活性的完美结合，使其已超越了 ASIC 器件的
性能和规模，也超越了传统意义上 FPGA 的概念，使 PLD 的应用范围从单片扩展到系统级。未来，赛灵思高层
透露，该公司正在研制采用全新工艺的新型 FPGA，这种 FPGA 将集成更大的存储单元和其他功能器件，FPGA
正向超级系统芯片的方向发展！ 2 月 5 日，赛灵思发布了采用 40nm 和 45nm 的 Spartan － 6 和 Virtex － 6
FPGA 系列，并开启了目标设计平台这一新的设计理念，相信 FPGA 的应用会得到更大的发展！
图2-10 FPGA的演进路线
剩余113页未读，继续阅读
2010-07-15 上传
点击了解资源详情
2024-12-28 上传
kaixinguo218
- 粉丝: 1
- 资源: 3
我的内容管理
展开
