NC-Verilog仿真教程：SimVision的Simulate与Post-processing模式解析

本教程主要介绍了如何使用Cadence的仿真工具NC-Verilog进行设计仿真和调试，以及SimVision的两种运行模式。 在NC-Verilog中，我们首先需要理解它是一个由Cadence提供的仿真器，适用于Verilog、VHDL和SystemC等混合设计的仿真。NC-Launch是这个工具集的图形交互界面，它允许用户配置和启动编译器、描述器和仿真器，便于管理大型设计项目。 SimVision是NC-Verilog的一个重要组成部分，它是一个综合的图形化调试环境。SimVision支持多种硬件描述语言，使得调试数字、仿真和混合信号电路的设计变得更为便捷。 SimVision有两种运行模式： 1. Simulate模式：在Simulate模式下，用户可以实时观察仿真过程中的数据变化。此模式下，设计的执行是可以被控制的，可以通过设置断点和步进操作来逐个检查代码执行。Simulate模式提供了多个窗口以辅助分析，如控制台窗口（Console Window）用于查看命令输出和错误信息，源浏览器（Source Browser）用于查看和编辑源代码，设计浏览器（Design Browser）展示设计的层次结构，循环阅读器（Cycle Viewer）显示每个时钟周期的状态，原理图追踪器（Schematic Tracer）帮助理解信号路径，信号流浏览器（Signal Flow Browser）呈现信号的流向，波形窗口（Waveform Window）可视化信号波形，寄存器窗口（Register Window）展示寄存器状态。 2. Post-processing Environment (PPE)模式：在PPE模式下，用户在仿真结束后对结果进行分析。在这种模式下，所有SimVision的工具都可以访问，但不能在PPE模式下启动新的仿真。要进入PPE模式，需要先完成仿真并将数据保存到文件，之后可以随时切换到PPE模式进行后续分析。 在开始仿真之前，需要进行编译和描述设计。使用`ncvlog`编译Verilog源文件，`ncelab`描述设计并生成仿真快照，最后通过`ncsim`进行仿真。这些步骤是确保设计正确性和调试有效性的重要环节。 NC-Verilog和SimVision提供了一个强大而全面的平台，使工程师能够高效地进行设计验证和问题调试。无论是实时观察数据还是后期分析，都能在不同模式下找到适合的工具和支持，这对于复杂电子系统的设计和优化至关重要。通过熟练掌握这些工具，可以极大地提高设计效率，确保设计质量。